公开(公告)号：WO02067266A3

公开(公告)日：2002-10-17

申请号：PCT/DE0200255

申请日：2002-01-24

Applicant: INFINEON TECHNOLOGIES AG ,  FREITAG MARTIN ,  MIETHANER STEFAN ,  RABERG WOLFGANG

Inventor： FREITAG MARTIN ,  MIETHANER STEFAN ,  RABERG WOLFGANG

IPC: G11C11/15 ,  G11C11/16 ,  H01L21/8246 ,  H01L27/105 ,  H01L43/08

CPC classification number: G11C11/1675

Abstract: The invention relates to a method for writing in the magnetoresistive memory cells of a MRAM memory, wherein the write currents (IWL, IBL) are applied respectively onto a word line (WL) and a bit line (BL), a superposition of the magnetic fields generated by the write currents in each memory cell selected by the corresponding word lines and bits lines altering the direction of the magnetisation thereof. According to the inventive method, the write currents (IWL, IBL) are applied in a chronologically offset manner, to the corresponding word line (WL) and the bit line (BL) whereby the direction of magnetisation of the selected memory cell is rotated in several consecutive steps (a - h) in the desired direction for writing a logical "0" or "1".

Abstract translation: 本发明涉及一种方法，用于写入，其中写入电流的MRAM存储器的磁阻的存储器单元（I

公开(公告)号：DE19942447A1

公开(公告)日：2001-03-15

申请号：DE19942447

申请日：1999-09-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZL SIEGFRIED ,  MIETHANER STEFAN

IPC: G11C11/14 ,  G11C11/15 ,  G11C11/16 ,  G11C11/56 ,  H01F10/16 ,  H01F10/30 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/22 ,  H01L43/08

Abstract: A memory cell arrangement consisting of memory cells respectively comprised of two magnetoresistive elements. When the magnetoresistive elements of each memory cell are magnetized in such a way that they have different resistance values, the data stored in the memory cell can be determined by means of a resistance half-bridge circuit whereby evaluation occurs at an output thereof as to whether the signal picked up at said output is greater or smaller than zero.

公开(公告)号：DE10050076C2

公开(公告)日：2003-09-18

申请号：DE10050076

申请日：2000-10-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZL SIEGFRIED ,  KERSCH ALFRED ,  MIETHANER STEFAN ,  WENDT HERMANN

IPC: H01L27/22 ,  H01L43/12 ,  G11C11/15 ,  G11C11/16

公开(公告)号：DE102019117534A1

公开(公告)日：2020-12-31

申请号：DE102019117534

申请日：2019-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JORDAN STEFFEN ,  MIETHANER STEFAN ,  RIEDL EDMUND ,  SCHWAB STEFAN

IPC: H01L23/29 ,  B81B7/02 ,  H01L21/56

Abstract: Ein Package (100) aufweisend eine elektronische Komponente (104), ein anorganisches Verkapselungsmittel (106), welches mindestens einen Teil der elektronischen Komponente (104) einkapselt, und einen Haftvermittler (150) zwischen mindestens einem Teil der elektronischen Komponente (104) und dem Verkapselungsmittel (106).

公开(公告)号：DE102017217595A1

公开(公告)日：2018-04-05

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/50

Abstract: Ein Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse enthält Bereitstellen einer ersten Gehäusesubstratplatte. Eine zweite Gehäusesubstratplatte wird bereitgestellt. Die erste und die zweite Gehäusesubstratplatte werden unter Verwendung eines Steuermechanismus durch eine Fertigungsstraße bewegt, die mehrere Gehäusefertigungswerkzeuge enthält. Halbleitervorrichtungen im Gehäuse vom ersten Typ werden auf der ersten Gehäusesubstratplatte gebildet, und Halbleitervorrichtungen im Gehäuse vom zweiten Typ werden auf der zweiten Gehäusesubstratplatte gebildet. Die Halbleitervorrichtung im Gehäuse vom zweiten Typ ist von der Halbleitervorrichtung im Gehäuse vom ersten Typ verschieden. Der Steuermechanismus bewegt sowohl die erste als auch die zweite Gehäusesubstratplatte auf nichtlineare Weise durch die Fertigungsstraße.

公开(公告)号：DE102018109013B4

公开(公告)日：2024-09-12

申请号：DE102018109013

申请日：2018-04-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAUDER ANTON ,  HELLMUND OLIVER ,  IRSIGLER PETER ,  MELZNER HANNO ,  MIETHANER STEFAN ,  SCHMIDT SEBASTIAN ,  SCHULZE HANS-JOACHIM

IPC: H01L23/29 ,  H01L21/56

Abstract: Formmasse, die aufweist:eine Matrix (1); undeinen Füller, der Füllpartikel (2) aufweist,wobei jedes der Füllpartikel einen Kern (21), der ein halbleitendes Material aufweist, und eine elektrisch isolierende Hülle (22) aufweist.

公开(公告)号：DE102017217595B4

公开(公告)日：2022-04-14

申请号：DE102017217595

申请日：2017-10-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEYER THORSTEN ,  OFNER GERALD ,  SCHERL PETER ,  BRADL STEPHAN ,  MIETHANER STEFAN ,  HEINRICH ALEXANDER ,  THEUSS HORST

IPC: H01L21/58 ,  H01L21/50 ,  H01L21/677

Abstract: Verfahren zum Produzieren von Halbleitervorrichtungen im Gehäuse, wobei das Verfahren Folgendes umfasst:Bereitstellen einer ersten Gehäusesubstratplatte;Bereitstellen einer zweiten Gehäusesubstratplatte; undBewegen der ersten und der zweiten Gehäusesubstratplatte durch eine Fertigungsstraße, die mehrere Gehäusefertigungswerkzeuge umfasst, unter Verwendung eines Steuermechanismus,wobei Halbleitervorrichtungen im Gehäuse vom ersten Typ auf der ersten Gehäusesubstratplatte gebildet werden und Halbleitervorrichtungen im Gehäuse vom zweiten Typ auf der zweiten Gehäusesubstratplatte gebildet werden, wobei die Halbleitervorrichtungen im Gehäuse vom zweiten Typ ein anderer Gehäusetyp sind als die Halbleitervorrichtungen im Gehäuse vom ersten Typ, undwobei der Steuermechanismus sowohl die erste als auch die zweite Gehäusesubstratplatte durch die Fertigungsstraße auf nichtlineare Weise bewegt.

公开(公告)号：DE19942447C2

公开(公告)日：2003-06-05

申请号：DE19942447

申请日：1999-09-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZL SIEGFRIED ,  MIETHANER STEFAN

IPC: G11C11/14 ,  G11C11/15 ,  G11C11/16 ,  G11C11/56 ,  H01F10/16 ,  H01F10/30 ,  H01L21/8246 ,  H01L27/105 ,  H01L27/22 ,  H01L43/08

Abstract: A memory cell configuration has memory cells that each contain two magnetoresistive elements. If the two magnetoresistive elements of each memory cell are magnetized in such a way that they have different resistances, the information stored in the memory cell can be determined with a resistor half-bridge circuit by assessing whether the signal tapped off at the output is greater than or less than zero.

公开(公告)号：DE10050076A1

公开(公告)日：2002-04-18

申请号：DE10050076

申请日：2000-10-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZL SIEGFRIED ,  KERSCH ALFRED ,  MIETHANER STEFAN ,  WENDT HERMANN

IPC: H01L27/22 ,  H01L43/12 ,  G11C11/15 ,  G11C11/16 ,  H01L21/3205

公开(公告)号：DE10043159A1

公开(公告)日：2002-03-21

申请号：DE10043159

申请日：2000-09-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHWARZL SIEGFRIED ,  MIETHANER STEFAN ,  SAENGER ANNETTE

IPC: G11C11/02 ,  G11C11/15 ,  G11C11/16 ,  H01L21/8246 ,  H01L27/10 ,  H01L27/105 ,  H01L27/22 ,  H01L43/08

Abstract: The invention relates to a memory cell arrangement with a memory cell field comprising at least one layer of magnetoresistive memory elements (11) which are connected to first contact lines (10). The first contact lines (10) lie within a first dielectric layer (6) and are connected to second contact lines (20; 29; 35). The second contact lines (20; 29; 35) lie within a second dielectric layer (17; 27; 32). A diffusion barrier layer (15; 22; 7; 31) is arranged between the first contact lines (10) and the second dielectric layer (17; 27; 32).