公开(公告)号：DE102023126381A1

公开(公告)日：2025-03-27

申请号：DE102023126381

申请日：2023-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELL MICHAEL ,  AICHINGER THOMAS ,  WEBER HANS ,  BERGNER WOLFGANG ,  TILKE ARMIN ,  ZIEMYS GRAZVYDAS ,  MIKHAYLOV ALEXEY ,  RESCHER GERALD

IPC: H10D30/60 ,  H10D62/10 ,  H10D62/832 ,  H10D64/27

Abstract: Ein Transistorbauelement wird offenbart. Das Transistorbauelement enthält einen Halbleiterkörper (100) und mehrere Transistorzellen (1). Jede Transistorzelle enthält ein Drift-Gebiet (11) und ein Source-Gebiet (13) eines ersten Dotierungstyps; ein Body-Gebiet (12) eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps; ein Feldformungsgebiet (31) vom zweiten Dotierungstyp, das mit dem Source-Knoten (S) verbunden ist; und eine Gate-Elektrode (21), die mit einem Gate-Knoten (G) verbunden ist. Die Gate-Elektrode (21) ist in einem Graben (23) angeordnet, der sich von einer ersten Oberfläche (101) in den Halbleiterkörper (100) hinein erstreckt, die Gate-Elektrode (21) ist durch ein Gate-Dielektrikum (22) von dem Body-Gebiet (12) dielektrisch isoliert, zumindest Abschnitte der Gate-Elektrode (21) sind durch ein Felddielektrikum (32) von dem Drift-Gebiet (11) dielektrisch isoliert, das Feldformungsgebiet (31) grenzt an den Graben (23) an, und das Felddielektrikum (32) weist ein High-k-Dielektrikum auf.

公开(公告)号：DE102018107966B4

公开(公告)日：2022-02-17

申请号：DE102018107966

申请日：2018-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  STADTMUELLER MICHAEL ,  RESCHER GERALD

IPC: H01L21/28 ,  H01L21/3105 ,  H01L21/324 ,  H01L21/336 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: Ein Verfahren (100) zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements (500), das Verfahren (100) umfassend:Bilden einer Gate-Isolierschicht (110) auf einem Breiter-Bandabstand-Halbleiter-Substrat; undTempern der Gate-Isolierschicht (120) unter Verwendung von zumindest einer ersten Reaktivgasspezies und zumindest einer zweiten Reaktivgasspezies, wobei sich die erste Reaktivgasspezies von der zweiten Reaktivgasspezies unterscheidet, wobei das Tempern der Gate-Isolierschicht (120) in einer Reaktivgasatmosphäre ausgeführt wird, die gleichzeitig zumindest 0,1 Vol.-% der ersten Reaktivgasspezies und zumindest 0,1 Vol.-% der zweiten Reaktivgasspezies umfasst,wobei eine Dauer des Temperns der Gate-Isolierschicht unter Verwendung von Wasserstoff als erste oder zweite Reaktivgasspezies zumindest 20 Minuten und höchstens 600 Minuten ist.

公开(公告)号：DE102023206109A1

公开(公告)日：2025-01-02

申请号：DE102023206109

申请日：2023-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： LEHNERT WOLFGANG ,  RASINGER FABIAN ,  TILKE ARMIN ,  AICHINGER THOMAS ,  SCHAEFFER CARSTEN ,  RESCHER GERALD ,  SANTOS RODRIGUEZ FRANCISCO JAVIER

IPC: H10D30/01 ,  H01L21/205 ,  H01L21/314 ,  H10D30/60 ,  H10D62/832 ,  H10D64/01 ,  H10D64/66

Abstract: Verfahren zur Bildung einer Grenzflächenschicht auf einem Siliciumcarbidkörper, bei dem eine Oxidschicht von einer Oberfläche eines Siliciumcarbidkörpers entfernt wird, um eine Siliciumcarbidoberfläche zu erhalten. Der Siliciumcarbidkörper umfasst einen Source-Bereich eines ersten Leitfähigkeitstyps und einen Body-Bereich eines zweiten Leitfähigkeitstyps. Das Verfahren umfasst ferner, dass nach dem Entfernen der Oxidschicht eine Grenzflächenschicht direkt auf der Siliziumcarbidoberfläche abgeschieden wird. Die Grenzflächenschicht hat eine Dicke von weniger oder gleich 15 nm. Das Verfahren umfasst ferner die Bildung eines elektrischen Isolators über der Grenzflächenschicht und die Bildung einer Gate-Elektrode über dem elektrischen Isolator.

公开(公告)号：DE102019118692A1

公开(公告)日：2021-01-14

申请号：DE102019118692

申请日：2019-07-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： POBEGEN GREGOR ,  AICHINGER THOMAS ,  RESCHER GERALD ,  EL-SAYED AL-MOATASEM ,  COTTOM JONATHAN ,  SHLUGER ALEXANDER

IPC: H01L21/3105 ,  H01L21/336 ,  H01L29/78

Abstract: Verfahren (100, 200) zum Bilden eines Halbleiterbauelements (300) werden bereitgestellt. Ein vorgeschlagenes Verfahren (100) umfasst das Bilden (110) einer Gate-Isolierschicht (310) auf einem Halbleitersubstrat des Halbleiterbauelements (300), und das Erhöhen (120) einer Anzahl von Defekten innerhalb der gebildeten Gate-Isolierschicht (310) nach Bilden der Gate-Isolierschicht (310). Nach dem Erhöhen (120) der Anzahl von Defekten innerhalb der Gate-Isolierschicht (310) kann die Gate-Isolierschicht (310) unter Verwendung einer Reaktivgasspezies getempert (130) werden.

公开(公告)号：DE102018107966A1

公开(公告)日：2019-10-10

申请号：DE102018107966

申请日：2018-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AICHINGER THOMAS ,  STADTMUELLER MICHAEL ,  RESCHER GERALD

IPC: H01L29/423 ,  H01L21/28 ,  H01L21/336 ,  H01L21/477 ,  H01L29/78

Abstract: Ein Verfahren (100) zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements (500) ist bereitgestellt. Das Verfahren (100) umfasst das Bilden einer Gate-Isolierschicht (110) auf einem Breiter-Bandabstand-Halbleiter-Substrat und das Tempern der Gate-Isolierschicht (120) unter Verwendung von zumindest einer ersten Reaktivgasspezies und einer zweiten Reaktivgasspezies, wobei sich die erste Reaktivgasspezies von der zweiten Reaktivgasspezies unterscheidet. Das Verfahren kann das Bilden einer Gate-Elektrode (130) auf der Gate-Isolierschicht nach dem Tempern der Gate-Isolierschicht umfassen.