-
公开(公告)号：KR20180020111A
公开(公告)日：2018-02-27
申请号：KR20170104113
申请日：2017-08-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BAKALSKI WINFRIED , SIMBUERGER WERNER , STELTENPOHL ANTON , TADDIKEN HANS
IPC: H03F3/345 , H01L27/088 , H03F1/26
CPC classification number: G05F3/205 , H01L27/0629 , H01L27/0922 , H01L29/0615 , H01L29/1029 , H03G1/007
Abstract: 집적회로(200)는기판, 증폭기 MOSFET(100) 및바이어스전압단자를포함한다. 바이어스전압단자는증폭기 MOSFET(100)의적어도하나의부하단자에대한기판의전위차를생성하도록구성된다. 기판의저항력은적어도 0.3kohm cm이다. 전위차는 -3V 이상의마이너스이다. 따라서, 예시에서, 특히무선주파수신호에대한저 잡음증폭기를구현하는것이가능하다.
Abstract translation: 根据一个实施例，集成电路包括衬底，放大器MOSFET和偏置电压端子，偏置电压端子被配置为相对于放大器MOSFET的至少一个负载端子产生衬底的电势差。
-
公开(公告)号：DE102015220438A1
公开(公告)日：2016-04-28
申请号：DE102015220438
申请日：2015-10-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor： AHRENS CARSTEN , FUERGUT EDWARD , MUELLER ANNELIESE , STELTENPOHL ANTON
IPC: H01L23/66 , H01L21/822
Abstract: Es wird ein Bauelement offenbart, das einen Wafer/Chip, eine erste Schicht, ein erstes Bauelement, ein Isolierformelement und ein zweites Bauelement beinhaltet. Die erste Schicht ist über dem Chip gebildet und weist Nichtisolierungseigenschaften auf. Das erste Bauelement ist über der ersten Schicht gebildet. In einem Beispiel ist es nur über der ersten Schicht gebildet. Das Isolierformelement ist über dem Chip gebildet. Das Isolierformelement weist Isolierungseigenschaften auf. Das zweite Bauelement ist im Wesentlichen über dem Isolierformelement gebildet.
-
公开(公告)号：DE102014103050A1
公开(公告)日：2014-09-11
申请号：DE102014103050
申请日：2014-03-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STELTENPOHL ANTON , BAKALSKI WINFRIED
IPC: H01L23/50 , H01L21/60 , H01L25/065
Abstract: Ein Halbleiter-Bauelement weist ein Halbleiter-Substrat mit einer ersten Hauptfläche auf, in der eine Aussparung ausgebildet ist. Ferner weist das Halbleiter-Bauelement eine elektrische Zwischenverbindungsstruktur auf, die an einem Boden der Aussparung vorgesehen ist. In der Aussparung ist ein Halbleiterchip angeordnet. Der Halbleiterchip weist mehrere Chip-Elektroden auf, die der elektrischen Zwischenverbindungsstruktur zugewandt sind. Ferner sind mehrere elektrisch leitende Elemente in der elektrischen Zwischenverbindungsstruktur angeordnet und elektrisch mit den mehreren Chip-Elektroden verbunden.
-
公开(公告)号：DE102017205448A1
公开(公告)日：2018-10-04
申请号：DE102017205448
申请日：2017-03-30
Applicant: INFINEON TECHNOLOGIES AG
Inventor： TADDIKEN HANS , STELTENPOHL ANTON , CATTANEO ANDREA , KUEHN CHRISTIAN , FEICK HENNING , BARTELS MARTIN
Abstract: Ein Hochfrequenz-Widerstandselement weist eine widerstandsbehaftete Polysiliziumbahn, eine Isolationskomponente und ein Halbleitersubstrat auf. Die widerstandsbehaftete Polysiliziumbahn befindet sich über der Isolationskomponente. Die Isolationskomponente ist seitlich zumindest teilweise von einer modifizierten Halbleiterregion umgeben, die sich über dem Halbleitersubstrat befindet und eine höhere Ladungsträger-Rekombinationsrate aufweist als das Halbleitersubstrat.
-
公开(公告)号：DE102015107977A1
公开(公告)日：2015-11-26
申请号：DE102015107977
申请日：2015-05-20
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BARTELS MARTIN , FEICK HENNING , KUEHN CHRISTIAN , OFFENBERG DIRK , STELTENPOHL ANTON , TADDIKEN HANS , UHLIG INES
IPC: H01L21/423 , H01L21/3215 , H01L21/322 , H01L21/762 , H01L21/768 , H01L23/522
Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Herstellen einer Öffnung in einem ersten Bereich eines Halbleitersubstrats, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat, Implantieren von Dotierstoff-Atomen in die mindestens eine Seitenwand und den Boden der Öffnung; Konfigurieren mindestens eines Teils von einem zweiten Bereich des Halbleitersubstrats, seitlich angrenzend an den ersten Bereich, als mindestens einen aus einem amorphen oder polykristallinen Bereich; und Herstellen einer Verbindungsstruktur über mindestens einem aus dem ersten und dem zweiten Bereich des Halbleitersubstrats.
-
Patent Agency Ranking6.发明专利
公开(公告)号：DE102015101581A1
公开(公告)日：2015-08-06
申请号：DE102015101581
申请日：2015-02-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BARTELS MARTIN , FEICK HENNING , KÜHN CHRISTIAN , OFFENBERG DIRK , STELTENPOHL ANTON , TADDIKEN HANS , UHLIG INES
IPC: H01L27/06 , H01L21/336 , H01L29/36 , H01L29/78
Abstract: Gemäß verschiedenen Ausführungsformen kann eine Schaltvorrichtung Folgendes aufweisen: einen Antennenanschluss; einen Schalter, der einen ersten Schalteranschluss und einen zweiten Schalteranschluss aufweist, wobei der erste Schalteranschluss an den Antennenanschluss gekoppelt ist, wobei der Schalter mindestens einen Transistor (100) an mindestens einem von über oder in einem Siliziumgebiet aufweist, das eine Sauerstoff-Störstellenkonzentration aufweist, die niedriger als etwa 3 × 1017 Atome pro cm3 ist; und einen Sende/Empfängeranschluss, der an den zweiten Schalteranschluss gekoppelt ist, wobei der Sende/Empfängeranschluss mindestens einer von denen ist, die ausgestaltet sind, ein Signal bereitzustellen, das über den Antennenanschluss empfangen wird, oder die ausgestaltet sind, ein Signal zu empfangen, das über den Antennenanschluss zu senden ist.
-
公开(公告)号：DE102005038219A1
公开(公告)日：2007-02-22
申请号：DE102005038219
申请日：2005-08-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STELTENPOHL ANTON
IPC: H01L27/08 , H01L21/822 , H01L23/52
Abstract: An integrated circuit arrangement (110) has a capacitor (150) having a ground electrode (208), a capacitor dielectric (209) and a cover electrode (210), in which the ground electrode consists of another material to that of the control structures. Several control/conduction structures (140) and their inter-spaces form, in comparison to a flat/even surface, the same outline/contour as the capacitor (150), about at least 30 per cent extended uneven surface, on which the capacitor (150) is arranged. An independent claim is included for a method for fabricating a capacitor in a conduction path layer.
-
公开(公告)号：DE102016115286A1
公开(公告)日：2018-02-22
申请号：DE102016115286
申请日：2016-08-17
Applicant: INFINEON TECHNOLOGIES AG
Inventor： BAKALSKI WINFRIED , STELTENPOHL ANTON , TADDIKEN HANS , SIMBUERGER WERNER
Abstract: Eine integrierte Schaltung (200) umfasst ein Substrat, einen Verstärker-MOSFET (100) und einen Vorspannungsanschluss. Der Vorspannungsanschluss ist eingerichtet, um eine Potenzialdifferenz des Substrats gegenüber mindestens einem Last-Anschluss des Verstärker-MOSFET (100) zu erzeugen. Der spezifische Widerstand des Substrats ist nicht kleiner als 0,3 kOhm cm. Die Potenzialdifferenz ist –3 V oder negativer. Damit kann in Beispielen ein Verstärker mit geringem Signalrauschen implementiert werden, insbesondere für Hochfrequenz-Signale.
-
公开(公告)号：DE102005038219B4
公开(公告)日：2008-11-13
申请号：DE102005038219
申请日：2005-08-12
Applicant: INFINEON TECHNOLOGIES AG
Inventor： STELTENPOHL ANTON
IPC: H01L27/08 , H01L21/822 , H01L23/52
-
公开(公告)号：DE102020110896A1
公开(公告)日：2021-10-28
申请号：DE102020110896
申请日：2020-04-22
Applicant: INFINEON TECHNOLOGIES AG
Inventor： PORWOL DANIEL , FISCHER THOMAS , SEIDEL UWE , STELTENPOHL ANTON
Abstract: Elektronische Komponente (100) mit einer Formschicht (102) und einem Halbleiterchip (104) mit einem niederohmigen ersten Abschnitt (142) und einem hochohmigen zweiten Abschnitt (144), wobei der erste Abschnitt (142) einen aktiven Bereich (140) aufweist und der zweite Abschnitt (144) auf der Formschicht (102) angeordnet ist.
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
