公开(公告)号：WO0196956A2

公开(公告)日：2001-12-20

申请号：PCT/DE0102070

申请日：2001-06-01

Applicant: INFINEON TECHNOLOGIES AG ,  STEGEMANN MAIK ,  UHLIG INES

Inventor： STEGEMANN MAIK ,  UHLIG INES

IPC: G03F7/00 ,  G03F7/09 ,  H01L21/027 ,  H01L21/762

CPC classification number: H01L21/76202 ,  G03F7/0035 ,  G03F7/094 ,  H01L21/0274 ,  H01L21/76235

Abstract: The invention relates to a method for producing a planar mask on surfaces having reliefs, whereby recesses (V) are filled with a selective oxide (1) and a mask layer (2) conforming to the shape thereof and an antireflecting layer (3) are subsequently formed. A larger lithography processing window is obtained due to this improved planarity. At the same time, the use of thinner organic antireflecting coated layers results in reducing the amount of lacquer used during etching thus providing an improved etching processing window.

Abstract translation: 本发明涉及一种制造在含有拓扑表面的平面掩模的方法，所述凹部（V）用选择性氧化（1）将被填充之后，形成的共形掩模层（2）和防反射层（3）。 由于这种改进的平坦度较大的光刻工艺窗口。 在同一时间使用较薄的有机ARC层的使用允许蚀刻期间的下油漆的消耗，并因此改进Ätzprozessfenster。

公开(公告)号：DE102015101581A1

公开(公告)日：2015-08-06

申请号：DE102015101581

申请日：2015-02-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTELS MARTIN ,  FEICK HENNING ,  KÜHN CHRISTIAN ,  OFFENBERG DIRK ,  STELTENPOHL ANTON ,  TADDIKEN HANS ,  UHLIG INES

IPC: H01L27/06 ,  H01L21/336 ,  H01L29/36 ,  H01L29/78

Abstract: Gemäß verschiedenen Ausführungsformen kann eine Schaltvorrichtung Folgendes aufweisen: einen Antennenanschluss; einen Schalter, der einen ersten Schalteranschluss und einen zweiten Schalteranschluss aufweist, wobei der erste Schalteranschluss an den Antennenanschluss gekoppelt ist, wobei der Schalter mindestens einen Transistor (100) an mindestens einem von über oder in einem Siliziumgebiet aufweist, das eine Sauerstoff-Störstellenkonzentration aufweist, die niedriger als etwa 3 × 1017 Atome pro cm3 ist; und einen Sende/Empfängeranschluss, der an den zweiten Schalteranschluss gekoppelt ist, wobei der Sende/Empfängeranschluss mindestens einer von denen ist, die ausgestaltet sind, ein Signal bereitzustellen, das über den Antennenanschluss empfangen wird, oder die ausgestaltet sind, ein Signal zu empfangen, das über den Antennenanschluss zu senden ist.

公开(公告)号：DE10029288A1

公开(公告)日：2002-01-03

申请号：DE10029288

申请日：2000-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STEGEMANN MAIK ,  UHLIG INES

IPC: G03F7/00 ,  G03F7/09 ,  H01L21/027 ,  H01L21/762 ,  H01L21/308 ,  H01L21/8242

Abstract: The invention relates to a method for producing a planar mask on surfaces having reliefs, whereby recesses (V) are filled with a selective oxide (1) and a mask layer (2) conforming to the shape thereof and an antireflecting layer (3) are subsequently formed. A larger lithography processing window is obtained due to this improved planarity. At the same time, the use of thinner organic antireflecting coated layers results in reducing the amount of lacquer used during etching thus providing an improved etching processing window.

公开(公告)号：DE19910886B4

公开(公告)日：2008-08-14

申请号：DE19910886

申请日：1999-03-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： UHLIG INES ,  ZIMMERMANN JENS ,  WEGE STEPHAN

IPC: H01L21/762 ,  H01L21/3065 ,  H01L21/8242

Abstract: A method for fabricating a trench isolation for electrically active components in a semiconductor component. A mask is applied to a semiconductor substrate. Subsequently, a trench having side walls is formed in the semiconductor substrate by performing a dry etching process using at least one etching gas such that during the dry etching process, polymers are produced that at least partly cover the side walls of the trench and thereby at least partially protect the side walls against an etching attack from the etching gas. The etching gas is provided with a compound that is selected from the group consisting of at least one hydrocarbon compound and a fluorinated hydrocarbon compound. The trench is filled with an insulating oxide.

公开(公告)号：DE50014729D1

公开(公告)日：2007-12-06

申请号：DE50014729

申请日：2000-03-13

Applicant: INFINEON TECHNOLOGIES AG

Inventor： UHLIG INES ,  ZIMMERMANN JENS ,  WEGE STEPHAN

IPC: H01L21/762 ,  H01L21/3065

Abstract: A method for fabricating a trench isolation for electrically active components in a semiconductor component. A mask is applied to a semiconductor substrate. Subsequently, a trench having side walls is formed in the semiconductor substrate by performing a dry etching process using at least one etching gas such that during the dry etching process, polymers are produced that at least partly cover the side walls of the trench and thereby at least partially protect the side walls against an etching attack from the etching gas. The etching gas is provided with a compound that is selected from the group consisting of at least one hydrocarbon compound and a fluorinated hydrocarbon compound. The trench is filled with an insulating oxide.

公开(公告)号：DE102021120714A1

公开(公告)日：2022-02-17

申请号：DE102021120714

申请日：2021-08-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： UHLIG INES ,  THYSSEN NORBERT ,  OFFENBERG DIRK ,  KAEMMER KERSTIN

IPC: H01L27/146 ,  G02B1/10 ,  G02B1/11 ,  G02B3/00 ,  G02B5/04 ,  G02B5/20 ,  G02B27/00

Abstract: Eine Vorrichtung für einen Bildsensor ist bereitgestellt. Die Vorrichtung umfasst ein Halbleiterbauelement mit einer photosensitiven Region und einem Metallisierungsstapel zum elektrischen Kontaktieren der photosensitiven Region. Die photosensitive Region ist ausgebildet, basierend auf einfallendem Licht ein elektrisches Signal zu erzeugen. Ferner umfasst die Vorrichtung einen optischen Stapel, der auf einer Oberfläche des Halbleiterbauelements gebildet ist, um das einfallende Licht in Richtung der photosensitiven Region zu lenken. Der optische Stapel umfasst eine Mehrzahl von aufeinander gestapelten Regionen. Die Mehrzahl von Regionen umfassen eine Filterregion, die ausgebildet ist, das einfallende Licht nur in einem Zielwellenlängenbereich selektiv durchzulassen.

公开(公告)号：DE102013018789B4

公开(公告)日：2025-03-06

申请号：DE102013018789

申请日：2013-11-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEVER THOMAS ,  FEICK HENNING ,  KAUTZSCH THORALF ,  MEINHOLD DIRK ,  MELZNER HANNO ,  OFFENBERG DIRK ,  PARASCANDOLA STEFANO ,  UHLIG INES

IPC: H10F71/00 ,  H10F30/20

Abstract: Verfahren zum Herstellen einer Vorrichtung (400), welches folgende Schritte aufweist:Bereitstellen eines ungleichmäßigen Dotierungsprofils in einem Halbleitersubstrat (102), so dass ein elektrisches Feld mit vertikalen Feldvektorkomponenten in zumindest einem Teil eines Lichtwandlungsgebiets (112) des Halbleitersubstrats (102) erzeugt wird, undErzeugen (606) einer Steuerelektrodenstruktur, die mehrere Steuerelektroden (106, 106b, 106c) oberhalb des ungleichmäßigen Dotierungsprofils zum Lenken lichterzeugter Ladungsträger aufweist, wobei die Steuerelektrodenstruktur zwischen zwei Diodenstrukturen (114) zum Akkumulieren der lichterzeugten Ladungsträger angeordnet ist,wobei das Bereitstellen des ungleichmäßigen Dotierungsprofils aufweist:Bereitstellen (602) einer dotierten Schicht (202) in dem Lichtwandlungsgebiet (112), wobei die dotierte Schicht (202) Dotierungsatome aufweist, wobei das Bereitstellen der dotierten Schicht ein Erzeugen der dotierten Schicht (202), so dass die dotierte Schicht (202) eine laterale Variation einer Nettodotierungskonzentration aufweist, umfasst, wobei die laterale Variation der Nettodotierungskonzentration in Bezug auf ein Zentrum der Steuerelektrodenstruktur symmetrisch ist,Durchführen (604) eines Migrationsschritts zur Migration zumindest eines Teils der Dotierungsatome der dotierten Schicht (202) zu einem Gebiet oberhalb der dotierten Schicht (202),wobei das ungleichmäßige Dotierungsprofil in vertikaler Richtung ein lokales Maximum der Nettodotierungskonzentration in der dotierten Schicht (202) aufweist,wobei die Nettodotierungskonzentration in vertikaler Richtung von der dotierten Schicht (202) hin zu der Steuerelektrodenstruktur abnimmt, so dass lichterzeugte Ladungsträger, die innerhalb eines ersten Tiefenbereichs erzeugt werden, zu der Steuerelektrodenstruktur gelenkt werden,wobei die Nettodotierungskonzentration in vertikaler Richtung von der dotierten Schicht (202) fort von der Steuerelektrodenstruktur abnimmt, so dass die lichterzeugten Ladungsträger, die innerhalb eines zweiten Tiefenbereichs erzeugt werden, von der Steuerelektrodenstruktur fort gelenkt werden,wobei die dotierte Schicht (202) eine vergrabene Schicht ist,wobei ferner mindestens eine weitere dotierte Schicht (204) in einer Tiefe, die von der Tiefe der dotierten Schicht (202) verschieden ist, bereitgestellt wird,wobei die weitere dotierte Schicht (204) durch das Halbleitersubstrat räumlich von der dotierten Schicht (202) getrennt ist,wobei die weitere dotierte Schicht (204) eine Abschirmungswirkung für die Diodenstrukturen (114) bereitstellt, so dass sich die lichterzeugten Ladungsträger nicht direkt von innerhalb des Lichtwandlungsgebiets (112) zu den Diodenstrukturen (114), sondern nur unter dem Einfluss von durch die Steuerelektroden (106, 106b, 106c) erzeugten elektrischen Feldern bewegen dürfen, undwobei sich die weitere dotierte Schicht (204) in lateraler Richtung zumindest bis über ein definiertes Gebiet hinaus erstreckt, zu dem die lichterzeugten Ladungsträger gelenkt werden.

公开(公告)号：DE102014003068B4

公开(公告)日：2019-07-25

申请号：DE102014003068

申请日：2014-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BODINI EMANUELE BRUNO ,  BRAUN FELIX ,  GRUBER HERMANN ,  HOECKELE UWE ,  MEINHOLD DIRK ,  OFFENBERG DIRK ,  PRUEGL KLEMENS ,  UHLIG INES

IPC: H01L21/339 ,  H01L27/146

Abstract: Herstellungsverfahren für einen Tiefen-Bildgeber, umfassend:- Abscheiden von wenigstens einer ersten leitfähigen Schicht (304)- Strukturieren der wenigstens ersten leitfähigen Schicht (304), um für jedes Pixel des Bildgebers wenigstens eine erste Steuerelektrodenstruktur (306A) und eine zweite Steuerelektrodenstruktur (306B) zu erlangen und in einer Transistorregion des Bildgebers wenigstens eine Gate-Elektrodenstruktur (307A, 307B) zu erlangen;- Abscheiden einer zweiten Schicht (308) und wenigstens einer Spacerschicht (310; 402, 406) und Entfernen der zweiten Schicht (308) in der Transistorregion, während die zweite Schicht (308) wenigstens in einer Region, die sich zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt, verbleibt, wobei die Spacerschicht (310; 402, 406) wenigstens ein Material umfasst, das sich von einem Material der zweiten Schicht (308) unterscheidet; und- nach dem Entfernen der zweiten Schicht (308) in der Transistorregion, Zurückätzen der wenigstens einen Spacerschicht (310; 402, 406) wenigstens in der Transistorregion, um eine Spacerstruktur wenigstens an den Seitenwänden der wenigstens einen Gate-Elektrodenstruktur (307A, 307B) zu bilden, wobei die zweite Schicht (308) wenigstens in der Region verbleibt, die sich nach dem Zurückätzen der wenigstens einen Spacerschicht (310; 402, 406) zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt.

公开(公告)号：DE102017212437B3

公开(公告)日：2018-12-20

申请号：DE102017212437

申请日：2017-07-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： UHLIG INES ,  KÄMMER KERSTIN ,  THYSSEN NORBERT

IPC: H01L21/764 ,  B81C1/00 ,  H01L21/30

Abstract: Ein Verfahren (100) zum Herstellen einer vergrabenen Hohlraumstruktur umfasst ein Bereitstellen (110) eines einkristallinen Halbleitersubstrats, ein Erzeugen (120) eines dotierten Volumenbereichs in dem einkristallinen Halbleitersubstrat, wobei der dotierte Volumenbereich für ein erstes Ätzmittel eine erhöhte Ätzrate gegenüber dem angrenzenden, undotierten oder niedriger dotierten Material des einkristallinen Halbleitersubstrats aufweist, ein Bilden (130) einer Zugangsöffnung zu dem dotierten Volumenbereich, und ein Entfernen (140) des dotierten Halbleitermaterials in dem dotierten Volumenbereich mit dem ersten Ätzmittel durch die Zugangsöffnung, um die vergrabene Hohlraumstruktur zu erhalten.

公开(公告)号：DE102015107977A1

公开(公告)日：2015-11-26

申请号：DE102015107977

申请日：2015-05-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BARTELS MARTIN ,  FEICK HENNING ,  KUEHN CHRISTIAN ,  OFFENBERG DIRK ,  STELTENPOHL ANTON ,  TADDIKEN HANS ,  UHLIG INES

IPC: H01L21/423 ,  H01L21/3215 ,  H01L21/322 ,  H01L21/762 ,  H01L21/768 ,  H01L23/522

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen kann Folgendes beinhalten: Herstellen einer Öffnung in einem ersten Bereich eines Halbleitersubstrats, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat, Implantieren von Dotierstoff-Atomen in die mindestens eine Seitenwand und den Boden der Öffnung; Konfigurieren mindestens eines Teils von einem zweiten Bereich des Halbleitersubstrats, seitlich angrenzend an den ersten Bereich, als mindestens einen aus einem amorphen oder polykristallinen Bereich; und Herstellen einer Verbindungsstruktur über mindestens einem aus dem ersten und dem zweiten Bereich des Halbleitersubstrats.