公开(公告)号：DE112018006630T5

公开(公告)日：2020-09-24

申请号：DE112018006630

申请日：2018-06-29

Applicant: INTEL CORP

Inventor： YANG SHAO-WEN ,  CHEN YEN-KUANG ,  ALTARAWNEH RAGAAD MOHAMMED IRSEHID ,  MUNOZ CHIABRANDO JUAN PABLO ,  CHIN SIEW WEN ,  DATTA KUSHAL ,  DULLOOR SUBRAMANYA R ,  ZAMORA ESQUIVEL JULIO C ,  FLOREZ CHOQUE OMAR ULISE ,  GUPTA VISHAKHA ,  HAHN SCOTT D ,  ILLIKKAL RAMESHKUMAR ,  JAIN NILESH KUMAR ,  KAMAROL SITI KHAIRUNI AMALINA ,  KESHAVAMURTHY ANIL S ,  LAU HENG KAR ,  LEFMAN JONATHAN A ,  LIAO YITING ,  MILLSAP MICHAEL G ,  NDIOUR IBRAHIMA J ,  REMIS LUIS CARLOS MARIA ,  SANJAY ADDICAM V ,  SARWAR USMAN ,  SCHOOLER EVE M ,  SMITH NED M ,  SOMAYAZULU VALLABHAJOSYULA ,  STRONG CHRISTINA R ,  TICKOO OMESH ,  VARADARAJAN SRENIVAS ,  VARGAS JESÚS A CRUZ ,  MOUSTAFA HASSNAA ,  RAGHUNATH ARUN ,  BARTFAI-WALCOTT KATALIN KLARA ,  HYDE MARUTI GUPTA ,  VEMBAR DEEPAK S ,  MCCARTHY JESSICA

IPC: G06T7/11 ,  G06T1/00 ,  G06V10/82 ,  G06V20/00

Abstract: In einer Ausführungsform umfasst eine Vorrichtung einen Prozessor, um: eine Arbeitslast zu identifizieren, die eine Vielzahl von Aufgaben umfasst; einen Arbeitslastgraphen auf der Basis der Arbeitslast zu generieren, wobei der Arbeitslastgraph Informationen umfasst, die mit der Vielzahl von Aufgaben assoziiert sind; einen Vorrichtungskonnektivitätsgraphen zu identifizieren, wobei der Vorrichtungskonnektivitätsgraph Vorrichtungskonnektivitätsinformationen umfasst, die mit einer Vielzahl von Verarbeitungsvorrichtungen assoziiert sind; eine Privacy Policy zu identifizieren, die mit der Arbeitslast assoziiert ist; Privacy Level-Informationen zu identifizieren, die mit der Vielzahl von Verarbeitungsvorrichtungen assoziiert sind; eine Privacy-Einschränkung auf der Basis der Privacy Policy und der Privacy Level-Informationen zu identifizieren; und einen Arbeitslastplan zu bestimmen, wobei der Arbeitslastplan ein Mapping der Arbeitslast auf die Vielzahl von Verarbeitungsvorrichtungen umfasst, und wobei der Arbeitslastplan auf der Basis der Privacy-Einschränkung, des Arbeitslastgraphen und des Vorrichtungskonnektivitätsgraphen bestimmt wird. Die Vorrichtung umfasst ferner eine Kommunikationsschnittstelle, um den Arbeitslastplan zu der Vielzahl von Verarbeitungsvorrichtungen zu senden.

公开(公告)号：EP3230873A4

公开(公告)日：2018-07-18

申请号：EP15868489

申请日：2015-11-09

Applicant: INTEL CORP

Inventor： KUMAR SANJAY ,  SANKARAN RAJESH M ,  DULLOOR SUBRAMANYA R ,  SUBBAREDDY DHEERAJ R ,  ANDERSON ANDREW V

IPC: G06F12/02 ,  G06F3/06 ,  G06F12/06

CPC classification number: G06F12/0842 ,  G06F12/0238 ,  G06F12/06 ,  G06F12/0897 ,  G06F12/1009 ,  G06F2212/225 ,  G06F2212/601 ,  G06F2212/7201

Abstract: Computer-readable storage media, computing apparatuses and methods associated with persistent memory are discussed herein. In embodiments, a computing apparatus may include one or more processors, along with a plurality of persistent storage modules that may be coupled with the one or more processors. The computing apparatus may further include system software, to be operated by the one or more processors, to receive volatile memory allocation requests and persistent storage allocation requests from one or more applications that may be executed by the one or more processors. The system software may then dynamically allocate memory pages of the persistent storage modules as: volatile type memory pages, in response to the volatile memory allocation requests, and persistent type memory pages, in response to the persistent storage allocation requests. Other embodiments may be described and/or claimed.

公开(公告)号：EP3210123A4

公开(公告)日：2018-05-09

申请号：EP15851712

申请日：2015-08-19

Applicant: INTEL CORP

Inventor： KOUFATY DAVID A ,  NEIGER GILBERT ,  SANKARAN RAJESH M ,  ANDERSON ANDREW V ,  DULLOOR SUBRAMANYA R ,  HAAS WERNER ,  NUZMAN JOSEPH

IPC: G06F12/14 ,  G06F12/10 ,  G06F21/52

CPC classification number: G06F12/1466 ,  G06F21/52 ,  G06F2212/1052

Abstract: A processing system includes a processing core to execute a task and a memory management unit, coupled to the core. The memory management unit includes a storage unit to store a page table entry including one or more identifiers of memory frames, a protection key, and an access mode bit indicating whether the one or more memory frames are accessible according to a user mode or according to a supervisor mode, a first permission register including a plurality of fields, each field comprising a set of bits reflecting a set of memory access permissions under the user mode, and a second permission register storing a plurality of fields, each field comprising a set of bits reflecting a set of memory access permissions under the supervisor mode.