公开(公告)号：WO2014114524A1

公开(公告)日：2014-07-31

申请号：PCT/EP2014/050574

申请日：2014-01-14

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： EIBL, Johann ,  TAEGER, Sebastian ,  HÖPPEL, Lutz ,  ENGL, Karl ,  RAMMELSBERGER, Stefanie ,  MAUTE, Markus ,  HUBER, Michael ,  HARTMANN, Rainer ,  HARTUNG, Georg

IPC: H01L33/44 ,  H01L33/00 ,  H01L33/40

CPC classification number: H01L33/54 ,  G01B2210/306 ,  H01L21/0228 ,  H01L33/405 ,  H01L33/44 ,  H01L33/52 ,  H01L33/60 ,  H01L33/62 ,  H01L2924/0002 ,  H01L2924/181 ,  H01L2933/005 ,  H01L2924/00

Abstract: Es wird ein optoelektronischer Halbleiterchip angegeben, mit - einem Halbleiterkörper (40), der einen zur Erzeugung von elektromagnetischer Strahlung vorgesehenen aktiven Bereich (42) umfasst, - eine erste Spiegelschicht (21), die zur Reflexion der elektromagnetischen Strahlung vorgesehen ist, - einer ersten Verkapselungsschicht (31), die mit einem elektrisch isolierenden Material gebildet ist, und - einem Träger (10), der dazu vorgesehen ist, die erste Verkapselungsschicht (31), die erste Spiegelschicht (21) und den Halbleiterkörper (40) mechanisch zu stützen, wobei - die erste Spiegelschicht (21) zwischen dem Träger (10) und dem Halbleiterkörper (40) angeordnet ist, - die erste Verkapselungsschicht (31) zwischen dem Träger (10) und der ersten Spiegelschicht (21) angeordnet ist, und - die erste Verkapselungsschicht (31) eine ALD-Schicht ist.

Abstract translation: 它是设置有光电子半导体芯片 - 一个半导体本体（40），其包括设置用于产生电磁辐射有源区（42）， - 一个第一反光镜层（21）被提供用于电磁辐射，反射 - 第一 包封层（31）与电绝缘材料形成，以及 - 其被提供给所述第一封装层（31），所述第一反光镜层（21）和半导体本体（40），以提供机械支撑的支撑体（10）， 其中， - 所述支撑件（10）和半导体本体（40）之间的第一镜面层（21）布置， - 所述支撑件（10）和所述第一反光镜层（21）之间的所述第一封装层（31）被布置，以及 - 所述第一 包封层（31）是一个ALD层。

公开(公告)号：WO2017055215A1

公开(公告)日：2017-04-06

申请号：PCT/EP2016/072854

申请日：2016-09-26

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HARTMANN, Rainer ,  MANDL, Martin ,  KATZ, Simeon ,  RÜCKERL, Andreas

IPC: H01L31/00 ,  H01L33/00 ,  H01L33/38 ,  H01L33/44

CPC classification number: H01L33/0079 ,  H01L31/00 ,  H01L33/382 ,  H01L33/387 ,  H01L33/44 ,  H01L2933/0025

Abstract: Ein optoelektronischer Halbleiterchip (1), insbesondere in der Form eines Dünnfilmchips, umfasst einen Träger (5), sowie eine Chipvorderseite, eine Chiprückseite (52) und einen auf dem Träger (5) angeordneten Halbleiterkörper (2) mit einer Halbleiterschichtenfolge. Die Halbleiterschichtenfolge umfasst einen aktiven Bereich (20), der zwischen einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) angeordnet ist. Dieser dient zur Erzeugung oder zum Empfangen von elektromagnetischer Strahlung. Die erste Halbleiterschicht (21) ist elektrisch leitend mit einem ersten Kontakt (41) verbunden, wobei der erste Kontakt (41) an der Chipvorderseite, insbesondere neben dem aktiven Bereich (20), ausgebildet ist. Die zweite Halbleiterschicht (22) ist elektrisch leitend mit einem zweiten Kontakt (42) verbunden und der zweite Kontakt (42) ist ebenfalls an der Chipvorderseite, insbesondere neben dem aktiven Bereich (20), ausgebildet. Eine elektrisch isolierende Trennschicht (6) ist zwischen elektrischer Anschlussschicht (31) und Träger (5) oder innerhalb des Trägers ausgebildet.

Abstract translation: 的光电子半导体芯片（1），特别是在薄膜芯片的形式，包括一个支撑件（5），和一个芯片前表面上，所述芯片（52）的背面和（2），其具有半导体层序列（5）半导体本体在载体上布置成一个。 半导体层序列包括第一半导体层（21）和被布置在第二半导体层（22）之间的有源区（20）。 这用于产生或接收电磁辐射。 在第一半导体层（21）是导电的第一触点（41），其中，在形成第一接触（41）在芯片前侧，特别是邻近于所述有源区（20）。 所述第二半导体层（22）导电地连接到一个第二触头（42）和第二接触（42）还对芯片前侧，特别是邻近于所述有源区（20）形成。 所述电连接层（31）和支撑件（5）或在载体内形成之间的电气绝缘隔离层（6）。

公开(公告)号：WO2015078919A1

公开(公告)日：2015-06-04

申请号：PCT/EP2014/075678

申请日：2014-11-26

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： VOM DORP, Sabine ,  HARTMANN, Rainer ,  HERZ, Martin ,  HUBER, Michael

IPC: H01L33/00 ,  H01S5/042 ,  H01L21/027 ,  H01L33/44 ,  C23C14/04

CPC classification number: H01L33/005 ,  H01L33/44 ,  H01L2933/0016 ,  H01L2933/0025

Abstract: Es wird ein Verfahren zur Herstellung optoelektronischer Bauelemente für die Kapselung von Schichten angegeben. Dazu wird ein Träger (1) mit einer Trägerhauptseite (10) bereitgestellt. Auf die Trägerhauptseite (10) des Trägers (1) wird eine Maske (2) aufgebracht. Die Maske (2) weist eine erste Maskenschicht (21) und eine zweite Maskenschicht (22) auf. Ferner weist die Maske (2) zumindest einen Durchbruch (200) auf, der die Maske (2) in Richtung senkrecht zur Trägerhauptseite (10) vollständig durchdringt. Des Weiteren weist die erste Maskenschicht (21) im Bereich des Durchbruchs (200) zumindest einen Unterschnitt (201) bezüglich der zweiten Maskenschicht (22) auf. Nach dem Aufbringen der Maske (2) auf den Träger (1) wird ein Funktionsmaterial (4) so abgeschieden, dass im Bereich des Durchbruchs (200) zumindest eine auf der Trägerhauptseite (10) angeordnete Materialstruktur (41) entsteht. Anschließend wird eine Kapselschicht (5) auf zumindest der Materialstruktur (41) abgeschieden. Die Kapselschicht (5) wird derart abgeschieden, dass vor dem Aufbringen der Kapselschicht (5) freiliegende Seiten der Materialstruktur (41) vollständig mit der Kapselschicht (5) bedeckt werden. In einem weiteren Schritt wird die Maske (2) nach dem Aufbringen der Kapselschicht (5) entfernt.

Abstract translation: 提供了一种用于制造光电子器件为层的封装的方法。 用于此目的（1）提供了具有支撑主侧（10）的支撑件。 到载体的载体主侧（10）（1）被施加一个掩模（2）。 掩模（2）具有第一掩模层（21）和第二掩模层（22）。 此外，在至少一个孔（200）垂直于载体主侧（10），其完全穿过掩模（2）的方向上的掩模（2）。 此外，在开口（200）至少一个底切（201）相对于所述第二掩模层（22）的区域中的第一掩模层（21）。 在载体上的掩模（2）的应用程序之后（1）（4）被沉积，以便布置在所述开口（200）至少一种在载体主侧（10）的材料结构（41）的区域中的功能性材料形成。 随后，在至少所述材料结构（41）的胶囊型层（5）被沉积。 胶囊型层（5）被沉积，使得施加露出的材料结构（41）的侧部的胶囊型层（5）之前，完全与胶囊层（5）覆盖。 在进一步的步骤中，封装层（5）的涂布后的掩模（2）被除去。

公开(公告)号：WO2021089545A1

公开(公告)日：2021-05-14

申请号：PCT/EP2020/080820

申请日：2020-11-03

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： BINDER, Michael ,  RÜCKERL, Andreas ,  ZEISEL, Roland ,  MEYER, Tobias ,  NEVELING, Kerstin ,  RAFAEL, Christine ,  RICHTER, Moses ,  HARTMANN, Rainer ,  VIERHEILIG, Clemens

IPC: H01L33/14

Abstract: In mindestens einer Ausführungsform umfasst das optoelektronische Halbleiterbauteil (1) eine Halbleiterschichtenfolge (2) mit einer dotierten ersten Schicht (20), einer dotierten zweiten Schicht (21), einer aktiven Zone (22) zur Erzeugung von Strahlung mittels Elektrolumineszenz zwischen der ersten Schicht und der zweiten Schicht und mit einer Seitenfläche (25), die sich quer zur aktiven Zone erstreckt und die Halbleiterschichtenfolge in einer lateralen Richtung begrenzt. Ferner umfasst das Halbleiterbauteil zwei Elektroden (30, 31) zur elektrischen Kontaktierung der ersten und zweiten Schicht sowie eine Abdeckschicht (4) an der Seitenfläche im Bereich der ersten Schicht. Die Abdeckschicht ist in direktem Kontakt zur ersten Schicht. Die Abdeckschicht ist dabei aus einem solchen Material, dass alleine die Abdeckschicht in ihrem unmittelbarem Kontakt zu der ersten Schicht die Ausbildung einer Verarmungszone (24) in der ersten Schicht bewirkt, wobei die Verarmungszone eine im Vergleich zum Rest der ersten Schicht geringere Konzentration an Majoritätsladungsträgern aufweist.

公开(公告)号：WO2023025453A1

公开(公告)日：2023-03-02

申请号：PCT/EP2022/069441

申请日：2022-07-12

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： GROOTOONK, Björn ,  MEYER, Tobias ,  KASPRZAK-ZABLOCKA, Anna ,  HARTMANN, Rainer ,  OTTO, Isabel ,  SCHOLZ, Dominik

IPC: H01L33/38 ,  H01L31/0216 ,  H01L31/0224 ,  H01L31/0232 ,  H01L31/109 ,  H01L31/18 ,  H01L33/40 ,  H01L33/00 ,  H01L33/60

Abstract: Es wird ein Schichtenstapel (20) für einen Halbleiterchip (21) angegeben, der Schichtenstapel (20) umfassend eine Halbleiterschicht (22) mit einem ersten Bereich (23), einem zweiten Bereich (24) und einem aktiven Bereich (25) zwischen dem ersten Bereich (23) und dem zweiten Bereich (24), mindestens eine Zwischenschicht (26), die die Halbleiterschicht (22) stellenweise bedeckt, und eine Seitenkante (27) der Halbleiterschicht (22), wobei sich die Seitenkante (27) quer oder senkrecht zu einer Haupterstreckungsebene des Schichtenstapels (20) erstreckt, wobei der erste Bereich (23) mit einem ersten Dotierstoff dotiert ist und der zweite Bereich (24) mit einem zweiten Dotierstoff dotiert ist, der erste Bereich (23) einen Kontaktbereich (28) aufweist, die Zwischenschicht (26) über dem Kontaktbereich (28) eine sich in einer Stapelrichtung (z) erstreckende Ausnehmung (29) aufweist, wobei die Stapelrichtung (z) senkrecht zur Haupterstreckungsebene des Schichtenstapels (20) verläuft, und der Schichtenstapel (20) eine Deckschicht (30) aufweist, welche mindestens ein Metall aufweist, wobei die Deckschicht (30) den Kontaktbereich (28), die Seitenkante (27), die Zwischenschicht (26) und Seitenwände in der Ausnehmung (29) der Zwischenschicht (26) zumindest stellenweise bedeckt. Außerdem wird ein Verfahren zur Herstellung eines Schichtenstapels (20) für einen Halbleiterchip (21) angegeben.

公开(公告)号：WO2019211193A1

公开(公告)日：2019-11-07

申请号：PCT/EP2019/060759

申请日：2019-04-26

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： HARTMANN, Rainer ,  VIERHEILIG, Clemens ,  MEYER, Tobias ,  RÜCKERL, Andreas ,  SCHIMPKE, Tilman ,  BINDER, Michael

IPC: H01L33/00 ,  H01L33/54

Abstract: Es wird ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Bauteilen (10) oder eines Bauteilverbunds (100) aus einer Mehrzahl von optoelektronischen Bauteilen angegeben, bei dem ein Aufwachsubstrat (1) mit einer darauf angeordneten Pufferschicht (3) bereitgestellt wird. Die Pufferschicht wird derart strukturiert, dass diese eine Mehrzahl von Öffnungen (30) aufweist, die in lateralen Richtungen voneinander räumlich beabstandet sind. Es wird eine Mehrzahl von Halbleiterkörpern in den Öffnungen ausgebildet, wobei die Pufferschicht in den Bereichen der Öffnungen Teilregionen (31) aufweist, die in einer vertikalen Richtung zwischen dem Aufwachssubstrat und den Halbleiterkörpern angeordnet sind. Das Aufwachssubstrat wird von den Halbleiterkörpern abgelöst. Die Pufferschicht wird zumindest in den Bereichen der Teilregionen entfernt.Des Weiteren wird ein Bauteil oder ein Bauteilverbund aus einer Mehrzahl von Bauteilen angegeben, wobei das Bauteil oder der Bauteilverbund durch ein solches Verfahren herstellbar ist.

公开(公告)号：WO2018192879A1

公开(公告)日：2018-10-25

申请号：PCT/EP2018/059683

申请日：2018-04-16

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： VIERHEILIG, Clemens ,  KREUTER, Philipp ,  HARTMANN, Rainer ,  BINDER, Michael ,  MEYER, Tobias

IPC: H01L33/00 ,  H01L33/14 ,  H01L33/08 ,  H01L33/38 ,  H01L33/44

Abstract: In einer Ausführungsform umfasst das optoelektronische Halbleiterbauteil (1) eine Halbleiterschichtenfolge (2), die eine aktive Zone (22) zur Erzeugung von Strahlung mittels Elektrolumineszenz umfasst. Eine elektrisch isolierende Passivierungsschicht (4) ist an Seitenflächen (25) der Halbleiterschichtenfolge (2) angebracht. Eine Randfelderzeugungsvorrichtung (5) befindet sich an den Seitenflächen (25) an einer der Halbleiterschichtenfolge (2) abgewandten Seite der Passivierungsschicht (4) sowie einer Raumladungszone (23),welche an die aktive Zone (22) angrenzt. Die Randfelderzeugungsvorrichtung (5) ist dazu eingerichtet, mindestens zeitweise in einem Randbereich der aktiven Zone (22) ein elektrisches Feld zu erzeugen, sodass im Betrieb ein Stromfluss durch die Halbleiterschichtenfolge (2) in dem Randbereich (23) steuerbar ist.

公开(公告)号：EP3357093A1

公开(公告)日：2018-08-08

申请号：EP16770520.1

申请日：2016-09-26

Applicant: OSRAM Opto Semiconductors GmbH

Inventor： HARTMANN, Rainer ,  MANDL, Martin ,  KATZ, Simeon ,  RÜCKERL, Andreas

IPC: H01L31/00 ,  H01L33/00 ,  H01L33/38 ,  H01L33/44

CPC classification number: H01L33/382 ,  H01L31/00 ,  H01L31/1035 ,  H01L33/0062 ,  H01L33/0079 ,  H01L33/387 ,  H01L33/44 ,  H01L2933/0025

Abstract: An optoelectronic semiconductor chip (1), in particular in the shape of a thin-film chip, comprises a carrier (5), and a chip front side, a chip rear side (52) and a semiconductor body (2) arranged on the carrier (5) and having a semiconductor layer sequence. The semiconductor layer sequence comprises an active region (20), which is arranged between a first semiconductor layer (21) and a second semiconductor layer (22). Same is used to generate or to receive electromagnetic radiation. The first semiconductor layer (21) is connected to a first contact (41) in an electrically conductive manner, wherein the first contact (41) is formed on the chip front side, in particular next to the active region (20). The second semiconductor layer (22) is connected to the second contact (42) in an electrically conductive manner, and the second contact (42) is likewise formed on the chip front side, in particular next to the active region (20). An electrically insulating separating layer (6) is formed between the electrical connecting layer (31) and the carrier (5) or within the carrier.