-
公开(公告)号：FR3007589A1
公开(公告)日：2014-12-26
申请号：FR1355991
申请日：2013-06-24
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： CHANTRE ALAIN , CREMER SEBASTIEN
IPC: H01S5/026
Abstract: Circuit intégré photonique, comprenant une couche de silicium contenant un guide d'ondes (GO) et au moins un autre composant photonique, une première région isolante (4) disposée au dessus d'une première face (F1) de la couche de silicium et encapsulant un ou plusieurs niveaux de métallisation (M1-M4), une deuxième région isolante (9) disposée au dessus d'une deuxième face (F2) de la couche de silicium et encapsulant au moins le milieu amplificateur (800) d'une source laser (SL) optiquement couplée avec le guide d'ondes (GO).
-
公开(公告)号：FR3007589B1
公开(公告)日：2015-07-24
申请号：FR1355991
申请日：2013-06-24
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor： CHANTRE ALAIN , CREMER SEBASTIEN
IPC: H01S5/026
-
公开(公告)号：FR3025056A1
公开(公告)日：2016-02-26
申请号：FR1457937
申请日：2014-08-22
Inventor： FERROTTI THOMAS , BEN BAKIR BADHISE , CHANTRE ALAIN , CREMER SEBASTIEN , DUPREZ HELENE
IPC: H01S5/026
Abstract: L'invention concerne un dispositif laser (1) disposé dans et/ou sur silicium et à hétéro structure III-V comprenant ○ un milieu amplificateur (3) à hétérostructure III-V, et ○ un guide d'onde optique en arête (11), disposé en regard du milieu amplificateur (3) et comprenant un guide d'onde en ruban (15) doté d'une arête longitudinale (17), le guide d'onde optique en arête (11) étant disposé dans du silicium. Le guide d'onde optique en arête (11) est orienté de manière à ce qu'au moins un réseau de Bragg (19, 19a, 19b) est disposée sur la face (21) du guide d'onde en ruban (15) qui est proximale par rapport au milieu amplificateur (3) et en ce que l'arête (17) est disposée sur la face (23) du guide d'onde en ruban (15) qui est distale par rapport au milieu amplificateur (3).
-
公开(公告)号：FR2967300B1
公开(公告)日：2012-12-21
申请号：FR1059296
申请日：2010-11-10
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： JEANNOT SIMON , CREMER SEBASTIEN
IPC: H01L21/8242 , G11C11/24 , G11C11/40
-
公开(公告)号：FR2967300A1
公开(公告)日：2012-05-11
申请号：FR1059296
申请日：2010-11-10
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor： JEANNOT SIMON , CREMER SEBASTIEN
IPC: H01L21/8242 , G11C11/24 , G11C11/40
Abstract: Circuit intégré (CI) et procédé correspondant comprenant au moins un condensateur (CDA) d'un point-mémoire DRAM comprenant une électrode inférieure (AINF) et une électrode supérieure (ASUP) et au moins un condensateur supplémentaire (CDB,1, CDB2) métal-isolant-métal comprenant une électrode inférieure (BINF) et une électrode supérieure (BSUP), caractérisé en ce que l'électrode inférieure (BINF) du condensateur supplémentaire (CDB1, CDB2) est située dans le même plan (EAB) qu'au moins une partie de l'électrode supérieure (ASUP) du condensateur (CDA) du point-mémoire DRAM.
-
Patent Agency Ranking
公开(公告)号：WO2011089178A3
公开(公告)日：2011-09-29
申请号：PCT/EP2011050739
申请日：2011-01-20
Applicant: ST MICROELECTRONICS CROLLES 2 , CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
Inventor： CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
IPC: H01L21/02 , G11C11/401 , H01L21/8242 , H01L23/522 , H01L27/02 , H01L27/108
CPC classification number: H01L27/10882 , G11C11/404 , G11C11/4094 , H01L23/5223 , H01L27/0207 , H01L27/10814 , H01L27/10852 , H01L27/10885 , H01L27/10891 , H01L27/10894 , H01L27/10897 , H01L28/91 , H01L2924/0002 , H01L2924/00
Abstract: The integrated circuit comprises a DRAM memory device (DM) comprising at least one memory cell (CEL) including a transistor (TR) having a first electrode (E1), a second electrode (E2) and a control electrode (EC), and a capacitor (CDS) coupled to said first electrode, and at least one electrically conductive line (BLT, BLC) coupled to the second electrode and at least one second electrically conductive line (WL) coupled to the control electrode, said electrically conductive lines (BLT, BLC, WL) being located between the transistor (TR) and the capacitor (CDS). The capacitor can be provided above the fifth metal level.
Abstract translation: 集成电路包括DRAM存储器件（DM），其包括至少一个包括具有第一电极（E1），第二电极（E2）和控制电极（EC））的晶体管（TR）的存储单元（CEL） 耦合到所述第一电极的电容器（CDS）和耦合到所述第二电极的至少一个导电线（BLT，BLC）和耦合到所述控制电极的至少一个第二导电线（WL），所述导电线 ，BLC，WL）位于晶体管（TR）和电容器（CDS）之间。 电容器可以设置在第五金属层上方。
-
公开(公告)号：FR3078827B1
公开(公告)日：2022-04-01
申请号：FR1851989
申请日：2018-03-07
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： BAUDOT CHARLES , VULLIET NATHALIE , CREMER SEBASTIEN , PELLISSIER-TANON DENIS
IPC: H01L31/101 , H01L31/028
Abstract: L'invention concerne une photodiode comprenant une zone active, la zone active comprenant au moins une première région (82) en germanium dans une première couche (44) de silicium, la première région en germanium ayant, dans des coupes selon des plans orthogonaux au plan de la première couche, uniquement deux côtés en contact avec la première couche.
-
公开(公告)号：FR3024910A1
公开(公告)日：2016-02-19
申请号：FR1457861
申请日：2014-08-18
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： CHANTRE ALAIN , CREMER SEBASTIEN
Abstract: L'invention concerne un procédé de fabrication d'un circuit intégré comprenant des composants photoniques (19, 21, 23, 25) sur silicium et un laser (59) en un matériau III-V, le procédé comprenant les étapes successives suivantes : a) prévoir une couche de silicium (3) reposant sur une première couche isolante reposant sur un support ; b) graver des premières tranchées (1, 1') à travers la couche de silicium (3) en s'arrêtant sur la première couche isolante et recouvrir les premières tranchées d'une couche de nitrure de silicium (13) ; c) graver des deuxièmes tranchées (15) à travers une partie seulement de l'épaisseur de la couche de silicium (3) ; d) remplir les premières et deuxièmes tranchées d'oxyde de silicium (17) et aplanir ; e) éliminer le support et la première couche isolante ; et f) coller, du côté de la face arrière (F1), une plaque comportant une hétérostructure III-V.
-
公开(公告)号：FR3098983A1
公开(公告)日：2021-01-22
申请号：FR1908193
申请日：2019-07-19
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： CREMER SEBASTIEN
Abstract: Guide d'onde d'une structure SOI La présente description concerne un procédé comprenant les étapes successives suivantes : a) former une couche (10) en un premier matériau isolant sur une première couche en un deuxième matériau isolant ; b) définir au moins un guide d'onde (20) en le premier matériau dans la couche en le premier matériau ; c) recouvrir le guide d'onde (20) d'une deuxième couche en le deuxième matériau ; d) aplanir la surface supérieure ; et e) former une couche en silicium monocristallin (40) reposant sur la deuxième couche. La présente description concerne également un dispositif comprenant : une couche isolante (32) reposant sur un support (14) ; une couche (40) en silicium monocristallin reposant sur la couche isolante (32) ; et au moins un guide d'onde (20) en un premier matériau noyé dans la couche isolante (32), la couche isolante étant en un deuxième matériau. Figure pour l'abrégé : Fig. 5
-
公开(公告)号：FR2955419B1
公开(公告)日：2012-07-13
申请号：FR1050391
申请日：2010-01-21
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： CREMER SEBASTIEN , LALANNE FREDERIC , VERNET MARC
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.027 seconds)
