公开(公告)号：CN106098746A

公开(公告)日：2016-11-09

申请号：CN201610496970.4

申请日：2016-06-30

Applicant: 江苏能华微电子科技发展有限公司

Inventor： 王东盛 ,  朱廷刚 ,  李亦衡 ,  张葶葶 ,  王科 ,  李仕强 ,  张子瑜

IPC: H01L29/06 ,  H01L21/02

CPC classification number: H01L29/0684 ,  H01L21/0254 ,  H01L21/0262

Abstract: 本发明公开了一种二极管用外延片及其制备方法。该二极管用外延片，包括依次层叠设置的衬底、GaN二维生长层、SiNx模板层、GaN恢复层、重掺杂nGaN层、轻掺杂nGaN层，所述外延片还包括覆盖在所述轻掺杂nGaN层的背离所述重掺杂nGaN层一侧的另一侧面上的LTGaN帽层，其中，所述的衬底为带有AlN盖层的蓝宝石平片衬底，所述的SiNx模板层是在GaN二维生长层的背离所述衬底一侧的另一侧面上使用SiH4和NH3原位生长形成的，所述SiNx层的厚度低于一个原子层的厚度。利用本发明的外延片制成的二极管终端器件的反向击穿电压和正向导通电流得到了显著提高、漏电降低，其使用寿命也得到了大大延长。

公开(公告)号：CN106057882A

公开(公告)日：2016-10-26

申请号：CN201610107906.2

申请日：2016-02-26

Applicant: 环球晶圆股份有限公司

Inventor： 胡铭显 ,  孙健仁 ,  李依晴 ,  徐文庆

IPC: H01L29/778 ,  H01L29/06

CPC classification number: H01L29/7786 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/0262 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/365 ,  H01L29/778 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/7783

Abstract: 本发明提供一种半导体组件，包含一基板、一初始层及一缓冲堆栈结构。初始层设置于基板之上且包含氮化铝。缓冲堆栈结构设置于初始层之上，缓冲堆栈结构包含多个基层及至少一掺杂层设置于相邻二层基层之间，基层包含氮化铝镓，掺杂层包含氮化铝镓或氮化硼铝镓。在缓冲堆栈结构之中，基层的铝浓度渐减且镓浓度渐增，基层实质上不含碳，掺杂层的掺质为碳或铁。本发明不仅提升半导体组件的崩溃电压，且一并兼顾半导体组件的整体翘曲，避免在完成磊晶制程后的冷却过程，半导体组件因过度翘曲而破裂。

公开(公告)号：CN106024633A

公开(公告)日：2016-10-12

申请号：CN201610465623.5

申请日：2016-06-23

Applicant: 京东方科技集团股份有限公司 ,  鄂尔多斯市源盛光电有限责任公司

Inventor： 孙超超 ,  王超 ,  刘华锋 ,  赵生伟 ,  顺布乐 ,  杨磊 ,  胡重粮 ,  杨盟 ,  吕景萍 ,  谢霖 ,  孙士民 ,  丁多龙

IPC: H01L21/336

CPC classification number: H01L27/1288 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02675 ,  H01L21/0274 ,  H01L21/26513 ,  H01L21/266 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/1274 ,  H01L27/3262 ,  H01L29/167 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78621 ,  H01L29/78633 ,  H01L29/78645 ,  H01L29/78675 ,  H01L29/78678 ,  H01L29/66742

Abstract: 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置。该薄膜晶体管的制备方法包括：在形成有半导体层的衬底基板上形成具有均匀厚度的第一光刻胶图案；以所述第一光刻胶图案为掩膜对所述半导体层进行重掺杂，以形成源极重掺杂区和漏极重掺杂区；对所述第一光刻胶图案进行灰化处理，得到均匀厚度的第二光刻胶图案；以所述第二光刻胶图案为掩膜对所述半导体层进行轻掺杂，以形成沟道区、源极轻掺杂区和漏极轻掺杂区。该方法可以充分地利用光刻胶，精确高效控制源极轻掺杂区、漏极轻掺杂区的关键尺寸，保证产品的均一性。

公开(公告)号：CN103548114B

公开(公告)日：2016-10-12

申请号：CN201280016643.4

申请日：2012-01-25

Applicant: 纳斯普III/V有限责任公司

Inventor： B.库纳特

IPC: H01L21/02

CPC classification number: H01L21/02661 ,  C30B25/18 ,  C30B29/40 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/0245 ,  H01L21/02461 ,  H01L21/02502 ,  H01L21/02543 ,  H01L21/0262

Abstract: 本发明涉及制造单片模板的方法，该模板包含Si晶片，在该Si晶片表面上外延施加有III/V半导体层，该III/V半导体的晶格常数与Si的相差小于10%，所述方法包括以下步骤：A)任选地，使Si晶片表面脱氧，B)任选地，在脱氧的Si晶片表面上外延生长Si层，C)任选地，对该Si晶片表面或该Si层表面进行烘烤步骤和/或蚀刻步骤，D)在350‑650℃的晶片温度下，在该Si晶片表面上或者在步骤A)‑C)之一的过程中所形成的表面上外延生长III/V半导体层，生长速率是0.1‑2μm/h，层厚是1‑100nm，E)在500‑800℃的晶片温度下，在步骤D)所获得的层上外延生长与步骤D)所施加的III/V半导体相同或者不同的III/V半导体层，生长速率是0.1‑10μm/h，层厚是10‑150nm。

公开(公告)号：CN102549718B

公开(公告)日：2016-10-12

申请号：CN201080045712.5

申请日：2010-09-28

Applicant: 应用材料公司

Inventor： B·拉马钱德兰 ,  E·A·C·桑切斯 ,  N·O·妙 ,  K·J·宝蒂斯塔 ,  H·S·居内贾 ,  Z·朱

IPC: H01L21/205

CPC classification number: C23C16/455 ,  C23C16/45523 ,  C30B25/14 ,  H01L21/02532 ,  H01L21/02573 ,  H01L21/0262

Abstract: 在此提供用于处理基板的方法与设备。在一些实施例中，用于处理基板的设备包括：处理腔室，所述处理腔室具有配置于所述处理腔室中的基板支撑件，以在所述处理腔室内于期望的位置支撑基板的处理表面；第一进入通口，用于在第一方向提供所述基板的所述处理表面上方的第一处理气体；第二进入通口，用于在有别于所述第一方向的第二方向提供所述基板的所述处理表面上方的第二处理气体，其中在所述第一方向与所述第二方向之间测量到的相对于所述基板支撑件的中心轴的方位角最高达约145度；以及排放通口，被置于所述第一进入通口对面，以从所述处理腔室排放所述第一与所述第二处理气体。

公开(公告)号：CN105990443A

公开(公告)日：2016-10-05

申请号：CN201510845060.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马汀克里斯多福荷兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02603 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/8252 ,  H01L27/088 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696 ,  H01L29/78 ,  H01L29/66409

Abstract: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上，该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上，该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制，而于此同时维持高通态电流ION。

公开(公告)号：CN105990440A

公开(公告)日：2016-10-05

申请号：CN201510782454.3

申请日：2015-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 巫幸晃 ,  陈键贤

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/08 ,  H01L29/06

CPC classification number: H01L29/0847 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/78 ,  H01L29/06 ,  H01L29/66477

Abstract: 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件具有顶面和侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。

公开(公告)号：CN105990419A

公开(公告)日：2016-10-05

申请号：CN201610149806.6

申请日：2016-03-16

Applicant: 汉民科技股份有限公司

Inventor： 小林隆 ,  林伯融 ,  陈哲霖

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L21/0242 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/7786 ,  H01L29/778 ,  H01L29/0603 ,  H01L29/0684 ,  H01L29/66462

Abstract: 一种半导体装置包含：一基板、一缓冲层、及一装置层。缓冲层沉积于基板上，且包括至少一氮化镓磊晶层及沉积于氮化镓磊晶层上的至少一插入层，其中一电子捕捉元素被掺杂入氮化镓磊晶层的一区域，该区域是为邻近该氮化镓磊晶层及其上的插入层之间的一介面。装置层则形成于缓冲层之上。借由上述结构，氮化镓磊晶层的电子被捕捉，而降低电子迁移率，并使得来自缓冲层漏电流被抑制，因此半导体装置的性能也就被提升。本发明亦揭露一种制造上述半导体装置的方法。

公开(公告)号：CN105981156A

公开(公告)日：2016-09-28

申请号：CN201580007797.0

申请日：2015-02-09

Applicant: 应用材料公司

Inventor： R·萨德贾迪 ,  W·G·小博伊德 ,  V·D·帕科 ,  M·M·诺基诺夫

IPC: H01L21/683 ,  H02N13/00 ,  B23Q3/15

CPC classification number: H01L21/28556 ,  C23C16/00 ,  G06K2009/00738 ,  H01J37/32697 ,  H01J37/32715 ,  H01J2237/334 ,  H01L21/02252 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0262 ,  H01L21/265 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/32136 ,  H01L21/67063 ,  H01L21/67103 ,  H01L21/6833 ,  H01L27/1255 ,  H01L29/93 ,  H04N7/181 ,  H04N7/188

Abstract: 本文所述的实现方式提供一种像素化静电夹盘，该像素化静电夹盘能够对静电夹盘与置于该静电夹盘上的基板之间的RF耦接进行侧向调谐和方位角调谐。在一个实施例中，像素化静电夹盘(ESC)可包括：电介质体，具有工件支撑表面，该工件支撑表面配置成在其上接受基板；一个或多个夹紧电极，安置在该像素化静电夹盘中；以及多个像素电极。该多个像素电极可在浮动状态与接地状态之间切换，具有对地的可变电容，或者既可在浮动状态与接地状态之间切换，又具有对地的可变电容。像素电极和夹紧电极形成电路，该电路可操作以将该基板静电地夹紧至该工件支撑表面。

公开(公告)号：CN103620745B

公开(公告)日：2016-09-21

申请号：CN201280032678.7

申请日：2012-08-01

Applicant: 株式会社日立国际电气

Inventor： 广濑义朗 ,  山本隆治

IPC: H01L21/318 ,  C23C16/42 ,  H01L21/316

CPC classification number: H01L21/0214 ,  C23C16/308 ,  C23C16/36 ,  C23C16/401 ,  C23C16/455 ,  C23C16/45531 ,  C23C16/45542 ,  C23C16/52 ,  H01J37/32449 ,  H01J37/32541 ,  H01L21/02109 ,  H01L21/02115 ,  H01L21/02123 ,  H01L21/02126 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02205 ,  H01L21/02211 ,  H01L21/02219 ,  H01L21/02263 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/0262 ,  H01L21/67098 ,  H01L21/67109

Abstract: 通过交替地进行规定次数如下工序而在衬底上形成包含规定元素的规定组成的薄膜：通过交替地进行规定次数的、向衬底供给包含规定元素和卤素基团的第一原料气体的工序、和向衬底供给包含规定元素和氨基的第二原料气体的工序从而在衬底上形成包含规定元素、氮及碳的第一层的工序；和通过向衬底供给与所述各原料气体不同的反应气体从而对第一层进行改性、形成第二层的工序。