影像输入装置以及影像显示系统

    公开(公告)号:CN102484746B

    公开(公告)日:2014-05-07

    申请号:CN201080036390.8

    申请日:2010-02-17

    CPC classification number: H04N21/4367 H04N21/43635

    Abstract: 本发明提供一种的影像输入装置以及影像显示系统。输入处理电路(106)对由输入信号选择器(105)选择的数字影像信号(S103)进行解码处理。密码解密处理电路(107、108)对从输入处理电路(106)输出的影像信号(V101)的密码进行解密,同时生成密码的认证密钥(K101、K102)。影像信号选择器(109)选择从密码解密处理电路(107、108)输出的影像信号(V102、V103)的任意一个输出到监视器(110)。密码解密处理电路(107、108)分别具备从影像信号(V101)提取信息并且基于该提取到的信息生成疑似影像信号(V105、V107)的疑似信号生成电路(111、115)。

    信号传送方法、发送接收装置和通信系统

    公开(公告)号:CN101432762B

    公开(公告)日:2012-05-09

    申请号:CN200780014972.4

    申请日:2007-02-20

    CPC classification number: H04L25/14

    Abstract: 本发明的目的在于抑制由发送中断信号造成的数据传送效率的降低。提供一种信号传送方法,其特征在于,接收侧和发送侧经由至少2个以上的传送线路,将数据分成多个数据片段,进行发送接收,且发送侧将多个数据片段中的第1数据片段,经由传送线路中的第1传送线路进行传送,并将包括标题信息、由与第1数据片段的比特长度相同的比特长度形成的第2数据片段和脚注信息的数据包,经由第1传送线路以外的第2传送线路进行传送,并且同步地传送第1数据片段和第2数据片段,在作为第1传送线路的邻接的第1数据片段间的间隔的时隙,将用于控制发送侧的中断信号,从接收侧发送给发送侧。

    半导体集成电路以及信号发送接收系统

    公开(公告)号:CN1585126A

    公开(公告)日:2005-02-23

    申请号:CN200410059212.3

    申请日:2004-06-09

    CPC classification number: H04L25/0278 G05F1/56 H04L25/028 H04L25/0292

    Abstract: 本发明涉及半导体集成电路以及信号发送接收系统。内置在信号发送用或接收用的半导体集成电路中的终端电阻,由频率特性良好的多晶硅电阻元件(1)与P型MOS晶体管(2)的并联电路构成。多晶硅电阻元件(1)的电阻值设定为与连接的传送路的特性阻抗基本一致的电阻值。P型MOS晶体管(2)的栅极电压由栅极偏置电压调整电路(3)控制,可变地对P型MOS晶体管(2)的电阻值进行调整。多晶硅电阻元件(1)的电阻值的制造参差不齐的变动,被所述P型MOS晶体管(2)的电阻值的可变调整所吸收,将多晶硅电阻元件(1)与P型MOS晶体管(2)的合成电阻高精度地调整为所述传送路的特性阻抗。

    半导体存储装置
    17.
    发明授权

    公开(公告)号:CN1181493C

    公开(公告)日:2004-12-22

    申请号:CN99805064.4

    申请日:1999-04-20

    CPC classification number: G11C8/14 G11C8/12 G11C11/4087

    Abstract: 一种半导体存储装置,设置各自带有分层型字线构成的4个存储组(10-13)。在各存储组中在固定了主字线的选择的情况下可以改变激活的副字线及列选择线,在上述控制分组(PKT)指定特定的模式时模式判定器(15)在固定了每个存储组的主字改变使能(MEN0-3)信号的逻辑电平的情况下生成每个存储组的副字改变使能(SEN0-3)信号及每个存储组的列改变使能(CEN0-3)信号的各自的上升沿。由此提高了各存储组的行存取速度。

    半导体集成电路和具有该电路的发送装置

    公开(公告)号:CN101502036B

    公开(公告)日:2013-03-27

    申请号:CN200780029786.8

    申请日:2007-07-31

    CPC classification number: H03K5/135 H03L7/18 H03M9/00 H04L7/0008

    Abstract: 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中,第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变,生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。

Patent Agency Ranking