公开(公告)号：CN112542314A

公开(公告)日：2021-03-23

申请号：CN202010914347.2

申请日：2020-09-03

Applicant: 株式会社东芝

Inventor： 佐野光雄 ,  小幡进 ,  樋口和人 ,  下川一生

IPC: H01G4/005 ,  H01G4/228

Abstract: 本发明的实施方式涉及电容器。提供一种能够实现较大的电容量且不易产生翘曲的电容器。实施方式的电容器具备：导电基板(CS)，具有第一主面与第二主面，所述第一主面包含多个副区域(A1a、A1b)，在所述多个副区域(A1a、A1b)的各个设置分别具有沿一个方向延伸的形状且在宽度方向上排列的多个凹部(TR1a、TR1b)或凸部(WM1a、WM1b)，所述多个副区域的一个以上(A1a)与所述多个副区域的其他一个以上(A1b)的所述多个凹部或凸部的长度方向不同；导电层，覆盖所述多个凹部的侧壁及底面或者所述多个凸部的侧壁及上表面；以及电介质层，夹设于所述导电基板与所述导电层之间。

公开(公告)号：CN111540603A

公开(公告)日：2020-08-14

申请号：CN202010082333.9

申请日：2020-02-07

Applicant: 株式会社东芝

Inventor： 松尾圭一郎 ,  小幡进 ,  佐野光雄 ,  樋口和人 ,  下川一生

IPC: H01G2/06 ,  H01G4/232 ,  H01G4/38

Abstract: 提供能够容易地增大平均设置面积的电容的技术。实施方式的电容器(1)具备：导电基板，具有第1主面、第2主面及从上述第1主面的边缘一直延伸到上述第2主面的边缘为止的端面，在上述第1主面上设置有1个以上的凹部；导电层，将上述第1主面和上述1个以上的凹部的侧壁及底面覆盖；电介质层，夹在上述导电基板与上述导电层之间；第1外部电极(70c)，包括与上述端面对置的第1电极部(70c3)，与上述导电层电连接；及第2外部电极(70d)，包括与上述端面对置的第2电极部(70d3)，与上述导电基板电连接。

公开(公告)号：CN107665820A

公开(公告)日：2018-02-06

申请号：CN201710505113.0

申请日：2017-06-28

Applicant: 株式会社东芝

Inventor： 松尾圭一郎 ,  浅野佑策 ,  樋口和人 ,  下川一生

IPC: H01L21/306

Abstract: 本发明的实施方式涉及蚀刻方法、半导体芯片的制造方法及物品的制造方法。提供难以产生针状残留部的蚀刻方法。实施方式的蚀刻方法包括以下步骤：在由半导体形成的表面上形成由贵金属形成的催化剂层(6)，所述催化剂层(6)包含将上述表面至少部分地被覆的第1部分(4)、和位于第1部分(4)上且与上述第1部分(4)相比表观上的密度较小、且较厚的第2部分(5)；和向上述催化剂层(6)供给蚀刻剂(7)，基于上述催化剂层(6)的作为催化剂的作用，对上述表面进行蚀刻。

公开(公告)号：CN103325933B

公开(公告)日：2016-08-03

申请号：CN201310123335.8

申请日：2013-03-08

Applicant: 株式会社东芝

Inventor： 木村晃也 ,  樋口和人 ,  下川一生 ,  小幡进 ,  中山俊弥 ,  伊藤寿

IPC: H01L33/62

CPC classification number: H01L33/62 ,  H01L25/167 ,  H01L33/0075 ,  H01L33/486 ,  H01L33/52 ,  H01L33/647 ,  H01L2224/16245 ,  H01L2933/0033 ,  H01L2933/0041 ,  H01L2933/005 ,  H01L2933/0066

Abstract: 一种半导体发光器件包括发光单元、第一和第二导电柱、密封单元、以及第一和第二端子。该发光单元包括第一和第二半导体层以及发光层。该发光层设置在第一半导体层上。该第二半导体层设置在该发光层上。该第一导电柱设置在该第一半导体层上。该第二导电柱设置在该第二半导体层上。密封单元覆盖发光单元、第一导电柱、以及第二导电柱中的每一个的侧面。第一端子设置在第一导电柱和密封单元之上。第二端子设置在第二导电柱和密封单元上。

公开(公告)号：CN103715151A

公开(公告)日：2014-04-09

申请号：CN201310511900.8

申请日：2013-09-10

Applicant: 株式会社东芝

Inventor： 本间恭子 ,  下川一生

IPC: H01L23/31 ,  H01L21/56

CPC classification number: H01L23/48 ,  H01L21/568 ,  H01L21/78 ,  H01L23/3114 ,  H01L24/19 ,  H01L24/96 ,  H01L24/97 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00

Abstract: 半导体元件包括在主表面上的多个电极、覆盖半导体元件的侧表面的至少一部分的密封树脂、以及形成在半导体元件的主表面、半导体元件的侧表面的一部分和密封树脂上的第一绝缘层。该第一绝缘层具有形成在其中的第一开口以允许通过第一开口暴露出在主表面上的多个电极，以及设置在侧表面的一部分上的倒角。该半导体元件还包括布线层和第二绝缘层，该布线层以电连接到多个电极的方式形成在第一开口中，并还形成在第一绝缘层上；该第二绝缘层具有形成在第一绝缘层和布线层上的第二开口。

公开(公告)号：CN102881811A

公开(公告)日：2013-01-16

申请号：CN201210241739.2

申请日：2012-07-12

Applicant: 株式会社东芝

Inventor： 下川一生 ,  樋口和人 ,  小幡进

IPC: H01L33/60 ,  H01L33/54

CPC classification number: H01L33/46 ,  H01L24/96 ,  H01L33/54 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/73265 ,  H01L2224/73267

Abstract: 根据一实施例，半导体发光器件包括叠置体、第一电极、第二电极、反射层、第一金属柱、第二金属柱以及密封单元。所述叠置体包括第一和第二半导体层以及发光单元。所述发光单元设置在第二部分和第二半导体层之间。所述第一电极设置在所述第一半导体层上。所述第二电极设置在所述第二半导体层上。所述反射层覆盖所述叠置体的侧表面，并且所述反射层是绝缘的和反射的。所述第一金属柱电连接至所述第一电极。所述第二金属柱电连接至所述第二电极。所述密封单元密封所述第一金属柱和所述第二金属柱，使得所述第一金属柱的端部和所述第二金属柱的端部被暴露。

公开(公告)号：CN1838395A

公开(公告)日：2006-09-27

申请号：CN200610073954.0

申请日：2006-02-28

Applicant: 株式会社东芝

Inventor： 下川一生 ,  牛岛彰

IPC: H01L21/60 ,  H01L23/488 ,  H01L33/00

CPC classification number: H01L33/62 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/85 ,  H01L2224/04026 ,  H01L2224/29 ,  H01L2224/2908 ,  H01L2224/29101 ,  H01L2224/29111 ,  H01L2224/29144 ,  H01L2224/29294 ,  H01L2224/29311 ,  H01L2224/32014 ,  H01L2224/32225 ,  H01L2224/83192 ,  H01L2224/838 ,  H01L2224/83801 ,  H01L2224/85 ,  H01L2924/00011 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/01322 ,  H01L2924/0133 ,  H01L2924/014 ,  H01L2924/1033 ,  H01L2924/12041 ,  H01L2924/15787 ,  H01L2924/00 ,  H01L2924/01028 ,  H01L2924/3512 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2224/2929 ,  H01L2224/48 ,  H01L2224/83205 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

Abstract: 本发明提供减少在半导体元件和基板的接合部发生的气泡的半导体器件的制造方法。该方法包括：把具有小片装配接合电极(13)的LED芯片(10)安装在陶瓷基板(20)上的安装工序，所述安装工序包括：对所述陶瓷基板之上供给具有Au－Sn共晶焊料粒子(41)的焊料糊剂(40)的工序；在所述焊料糊剂之上，装配在所述小片装配接合电极之上形成有Sn膜(14)的所述LED芯片的工序；以及使所述Au－Sn共晶焊料粒子及所述Sn膜熔融、接合所述陶瓷基板和LED芯片的工序。

公开(公告)号：CN110943067A

公开(公告)日：2020-03-31

申请号：CN201910221859.8

申请日：2019-03-22

Applicant: 株式会社东芝 ,  东芝存储器株式会社

Inventor： 田岛尚之 ,  下川一生

IPC: H01L23/498 ,  H01L23/31 ,  H01L23/48 ,  H01L21/56

Abstract: 本发明提供半导体装置及其制造方法。半导体装置具备：绝缘层；导电部件，设于所述绝缘层内；芯片，配置于所述绝缘层的第一面上，并连接于所述导电部件；以及电极，经由电阻率比所述导电部件的电阻率高的阻挡层连接于所述导电部件，且至少一部分从所述绝缘层的第二面突出。

公开(公告)号：CN108695260A

公开(公告)日：2018-10-23

申请号：CN201810193446.9

申请日：2018-03-09

Applicant: 株式会社东芝

Inventor： 东条启 ,  小林龙也 ,  下川一生

IPC: H01L23/00 ,  H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L21/56

CPC classification number: H01L23/562 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3107 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L21/56 ,  H01L23/28 ,  H01L23/291 ,  H01L23/298 ,  H01L23/3171 ,  H01L23/3185 ,  H01L23/3192

Abstract: 本发明提供一种半导体装置及半导体装置的制造方法，半导体装置包含基体、器件层和包含第1膜的膜。上述基体包含第1半导体元件，且具有第1面、第2面和位于上述第1面与上述第2面之间的侧面。上述器件层包含与上述第1半导体元件电连接的第2半导体元件，且被设置于上述基体的第1面上。上述包含第1膜的膜包含第1区域、第2区域及第3区域。在第1方向，上述基体位于上述第1区域与器件层之间。在与上述第1方向交叉的第2方向，上述基体位于上述第2区域与上述第3区域之间。上述第1膜将上述第2面、及上述侧面的凹凸埋入。

公开(公告)号：CN103928595A

公开(公告)日：2014-07-16

申请号：CN201410171281.7

申请日：2011-06-07

Applicant: 株式会社东芝

Inventor： 小泉洋 ,  冈田康秀 ,  小幡进 ,  中具道 ,  樋口和人 ,  下川一生 ,  杉崎吉昭 ,  小岛章弘

IPC: H01L33/58

CPC classification number: H01L33/44 ,  H01L33/0079 ,  H01L33/0095 ,  H01L33/50 ,  H01L33/58 ,  H01L33/62 ,  H01L2224/16 ,  H01L2933/0058

Abstract: 根据一个实施例，一种光学半导体装置，包括发光层、透明层、第一金属柱、第二金属柱和密封层。发光层包括第一主表面、第二主表面、第一电极和第二电极。第二主表面是与第一主表面相对的表面，且第一电极和第二电极形成在第二主表面上。透明层设置在第一主表面上。第一金属柱设置在第一电极上。第二金属柱设置在第二电极上。密封层设置在第二主表面上。该密封层被配置为覆盖发光层的侧表面，并且密封第一金属柱和第二金属柱，而使第一金属柱的端部和第二金属柱的端部暴露在外。