-
公开(公告)号：CN119653849A
公开(公告)日：2025-03-18
申请号：CN202510182256.7
申请日：2025-02-19
Applicant: 晶芯成(北京)科技有限公司 , 合肥晶合集成电路股份有限公司
IPC: H10D84/03 , H01L21/308 , H10D84/85
Abstract: 本申请实施例提供了一种半导体结构的制造方法和半导体结构，涉及半导体制造技术领域。该半导体结构的制造方法包括：提供基底；其中，基底包括衬底和间隔设置于衬底上的至少两个栅极结构；栅极结构凸出衬底的表面；相邻的两个栅极结构在衬底上的投影之间的间隔距离为第一距离；在栅极结构上形成聚合层，得到过渡栅极结构；其中，相邻的两个过渡栅极结构在衬底上的投影之间的间隔距离为第二距离；第二距离小于第一距离；基于第二距离，在衬底内形成西格玛沟槽。通过本申请实施例，利用对聚合层厚度的控制实现了对西格玛沟槽的顶部尺寸的调节，降低了西格玛沟槽关键尺寸的调节难度，提升了西格玛沟槽关键尺寸的调节能力。
-
公开(公告)号：CN111492312B
公开(公告)日：2025-03-18
申请号：CN201880082023.8
申请日：2018-12-20
Applicant: 日产化学株式会社
IPC: G03F7/11 , G03F7/40 , H01L21/308
Abstract: 本发明提供一种耐半导体用湿蚀刻液的保护膜形成用组合物，其包含分子内含有至少1组彼此相邻的2个羟基的化合物、或其聚合物、以及溶剂，其是在半导体制造中的光刻工艺中，用于形成对半导体用湿蚀刻液的耐性优异、并可以通过干蚀刻迅速除去的保护膜的组合物，并提供应用了该保护膜的带有抗蚀剂图案的基板的制造方法、和半导体装置的制造方法。
-
公开(公告)号：CN119626984A
公开(公告)日：2025-03-14
申请号：CN202410989562.7
申请日：2024-07-22
Applicant: 浙江创芯集成电路有限公司
IPC: H01L21/762 , H01L21/308
Abstract: 本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成掩膜叠层，所述掩膜叠层包括依次堆叠的多层硬掩膜层；在所述多层硬掩膜层中的顶层硬掩膜层内形成第一开口，所述第一开口露出与所述顶层硬掩膜层相邻的下一层硬掩膜层的顶部，其中，所述多层硬掩膜层中相邻的上层硬掩膜层和下层硬掩膜层具有刻蚀选择比；沿所述第一开口，逐层的在所述顶层硬掩膜层下方的其它硬掩膜层形成开口，直至形成露出所述基底顶部的第二开口；沿所述第二开口，去除部分厚度的所述基底，以在所述基底内形成隔离槽。采用上述技术方案，能够提高半导体结构的电学性能。
-
公开(公告)号：CN117038444B
公开(公告)日：2025-03-14
申请号：CN202311024464.1
申请日：2023-08-14
Applicant: 北京北方华创微电子装备有限公司
IPC: H01L21/3065 , H01L21/308
Abstract: 本发明实施例公开一种干法刻蚀方法和半导体工艺设备，其中所述干法刻蚀方法用于从包括交替堆叠的Si层和SiGe层的叠层结构中选择性刻蚀SiGe层，所述方法包括：利用工艺气体对所述叠层结构进行等离子体刻蚀，以从所述叠层结构中选择性地去除SiGe层，其中所述工艺气体包括含氟气体和辅助刻蚀气体，所述辅助刻蚀气体包括氧元素，所述辅助刻蚀气体还包括氮元素、氦元素和氩元素中的至少一个。
-
公开(公告)号：CN119584628A
公开(公告)日：2025-03-07
申请号：CN202411694744.8
申请日：2024-11-25
Applicant: 重庆芯联微电子有限公司
IPC: H10D84/03 , H01L21/308 , H10D84/85
Abstract: 本发明提供一种嵌入源漏区的形成方法，包括覆盖半导体层和栅堆叠结构形成牺牲层；于栅堆叠结构的侧壁处覆盖牺牲层形成辅助侧墙；用图形化的掩膜层覆盖所述第一器件区域，以所述辅助侧墙和所述牺牲层为掩膜对所述第二器件区域进行刻蚀，形成延伸进入所述栅堆叠结构下方的西格玛沟槽，同时覆于所述第二器件区域的栅堆叠结构顶面之上的牺牲层被减薄。本发明的形成方法，能够降低对相应器件区域的栅堆叠结构的刻蚀损耗，使得PMOS和NMOS区域之间的隔离侧墙高度差异减低或消除，避免刻蚀负载不同对后续工艺的影响，在不提高工艺成本和工艺复杂度的前提下，改善其工艺稳定性。
-
Patent Agency Ranking
公开(公告)号：CN119581403A
公开(公告)日：2025-03-07
申请号：CN202411524719.5
申请日：2024-10-30
Applicant: 重庆芯联微电子有限公司
IPC: H01L21/762 , H01L21/308
Abstract: 本发明提供一种不同深度的双浅沟槽隔离结构及半导体器件的形成方法，包括步骤：S1.提供一衬底，包含第一区域和第二区域；S2.在衬底上依次形成第一介质层、不同材料的第一硬掩膜层和第二硬掩膜层；S3.在第一区域的第二硬掩膜层上形成第一初始开口，以第二硬掩膜层为掩膜进行刻蚀，停止在第一介质层表面，形成第一开口；S4.在第二区域的第二硬掩膜层上形成的第二初始开口，以第二硬掩膜层为掩膜进行刻蚀，停止在衬底表面，形成第二开口；S5.去除第二硬掩膜层；S6.以第一硬掩膜层为掩膜，同时对第一开口和第二开口进行刻蚀，在第一开口下方形成第一浅沟槽，在第二开口下方形成第二浅沟槽。第一浅沟槽与第二浅沟槽之间的深度差，由第一介质层的厚度所决定。
-
公开(公告)号：CN119522404A
公开(公告)日：2025-02-25
申请号：CN202380053072.X
申请日：2023-06-05
Applicant: 应用材料公司
Inventor： 拉克马尔·C·卡拉塔拉格 , 韩振兴 , 路易莎·博萨诺 , 马杜尔·萨尚
IPC: G03F7/004 , H01L21/308 , G03F7/40 , G03F7/16
Abstract: 本文公开的实施例包括一种图案化金属氧光刻胶的方法。在一实施例中，该方法包含在基板上沉积金属氧光刻胶，用第一处理处理该金属氧光刻胶，用EUV暴露暴露该金属氧光刻胶以形成暴露区域和未暴露区域，用第二处理处理该暴露的金属氧光刻胶，并且将该金属氧光刻胶显影。
-
公开(公告)号：CN114823320B
公开(公告)日：2025-02-18
申请号：CN202110093860.4
申请日：2021-01-22
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/308
Abstract: 一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成导电结构材料层；在部分所述导电结构材料层上形成掩膜层；在所述掩膜层的侧壁面形成修复膜，所述修复膜表面的粗糙度低于所述掩膜层侧壁面的粗糙度；以所述掩膜层和修复膜为掩膜刻蚀所述导电结构材料层，以在所述衬底上形成若干导电结构。从而，提高了半导体结构的性能。
-
公开(公告)号：CN119403264A
公开(公告)日：2025-02-07
申请号：CN202411486265.7
申请日：2024-10-23
Applicant: 博海新能源(合肥)有限公司
IPC: H10F71/00 , H10F10/14 , H01L21/306 , H01L21/308
Abstract: 本发明公开了一种BC电池的抛光工艺、BC电池及其制备方法，抛光工艺包括：将硅片放置到氧化腔体中，在400‑700℃条件下，在氧化腔体中通入介质气体，使硅片单面形成掩膜层，得到镀膜硅片；硅片在氧化腔体中的停留时间为20‑100S；将镀膜硅片放入碱液中进行抛光处理，在镀膜硅片另一端面形成抛光面；将抛光后的硅片进行水洗、酸洗，去除掩膜层；将去除掩膜层的硅片经过脱水、烘干。本发明通过在碱抛光工序前预先施加一层掩膜，有效预防了碱液在抛光过程中对硅片正面的侵蚀，确保了硅片正面的完整无损。此外，本发明采取的单面抛光，大幅度降低了碱抛光工艺导致的硅片厚度损耗，从而避免了硅片因过度减薄而减弱对太阳光的吸收能力，促进了电池整体效率提升。
-
公开(公告)号：CN119314873A
公开(公告)日：2025-01-14
申请号：CN202310835038.X
申请日：2023-07-07
Applicant: 长鑫存储技术有限公司
IPC: H01L21/308 , H10B12/00
Abstract: 本公开提供一种半导体结构的制作方法，涉及半导体技术领域，用于解决有源区易倾斜的技术问题。该半导体结构的制作方法包括：在衬底上形成牺牲结构；刻蚀牺牲结构和衬底，衬底内形成多个间隔设置的有源区，且相邻有源区之间具有刻蚀副产物，牺牲结构形成对应设置在每个有源区上的凸台；湿法刻蚀去除刻蚀副产物，相邻的凸台远离衬底的部分区域相接触并粘附，与各凸台对应连接的各有源区相间隔且处于倾斜状态；去除凸台，各有源区解除倾斜状态，恢复直立。各有源区相间隔，便于反应气体的扩散，以及与凸台反应，以对凸台进行完全去除，避免有源区由于剩余凸台的粘附仍保持倾斜状态，避免有源区的倾斜。
-
-
-
-
-
-
-
-
-
Search Results
2131
records
(took 0.041 seconds)
