电子电路封装
    41.
    发明授权

    公开(公告)号:CN107230664B

    公开(公告)日:2020-02-14

    申请号:CN201710177781.5

    申请日:2017-03-23

    Abstract: 本发明目的在于提供一种可兼具高复合屏蔽效果和低背化的电子电路封装。本发明的电子电路封装具备:基板(20),其具有电源图案(25G);电子部件(31、32),其搭载于基板(20)的表面(21);铸模树脂(40),其覆盖基板(20)的表面(21)以埋入电子部件(31、32);磁性膜(50),其接触并设置于铸模树脂(40)的至少上表面(41);金属膜(60),其连接于电源图案(25G)而经由磁性膜(50)覆盖铸模树脂(40)。根据本发明,磁性膜(50)和金属膜(60)依次形成于铸模树脂(40)的上表面(41),因此可获高复合屏蔽特性。而且,磁性膜(50)直接形成于铸模树脂(40)的上表面(41)且两者之间不夹着粘结剂等,因此有利于产品的低背化。

    使用复合磁性密封材料的电子电路封装

    公开(公告)号:CN109119380A

    公开(公告)日:2019-01-01

    申请号:CN201810660826.9

    申请日:2018-06-25

    Inventor: 川畑贤一

    Abstract: 本说明书所公开的电子电路封装具备:基板,具有电源图案;电子部件,被搭载于所述基板的表面;以及复合成型构件,其以埋入所述电子部件的方式覆盖所述基板的所述表面,连接于所述电源图案并具有导电性。所述复合成型构件包含树脂材料和第1填料,该第1填料配合于所述树脂材料,并在Fe中含有32~39重量%的以Ni作为主成分的金属材料。

    多层基板及其制造方法
    46.
    发明授权

    公开(公告)号:CN1767719B

    公开(公告)日:2010-12-08

    申请号:CN200510103151.0

    申请日:2005-09-16

    Abstract: 多层基板及其制造方法。本发明提供了一种设计自由度高、适合高密度安装的高性能的多层基板及其制造方法。本发明的多层基板包括层叠的多个绝缘层和在各绝缘层之间形成的配线图形,上述配线图形包括具有预定厚度的第1配线图形(40)和厚度大于上述第1配线图形的第2配线图形(41),它们共存于同一层内。通过消去法,对厚度一定的导电层(32)进行构图而形成第1配线图形(40)。在形成通孔的同一工序中,通过开孔加工,形成图形形成用槽,然后用导电性材料同时填充通孔和图形形成用槽的内部,由此形成第2配线图形(41)。第1配线图形可优选用作为图形的宽度和厚度偏差小、要求相对于绝缘层的图形厚度精度的高频电路用LC图形和要求阻抗匹配的通常的配线图形。第2配线图形可优选用作为扼流圈用L图形。

Patent Agency Ranking