-
公开(公告)号：CN100517635C
公开(公告)日：2009-07-22
申请号：CN200610002740.4
申请日：2006-01-25
Applicant: 国际商业机器公司
Inventor： S·J·霍姆斯 , M·C·哈基 , C·W·科布格尔三世 , 古川俊治 , D·V·霍拉克
IPC: H01L21/762 , H01L21/84 , H01L27/12
CPC classification number: H01L29/0653 , B82Y10/00 , H01L21/28114 , H01L21/3086 , H01L21/31144 , H01L21/76224 , H01L21/76243 , H01L21/76267 , H01L21/76283 , H01L29/0649 , H01L29/0657 , H01L29/1083 , H01L29/165 , H01L29/66545 , H01L29/66575 , H01L29/6659 , H01L29/66772 , H01L29/7833 , H01L29/78654 , H01L29/78684
Abstract: 半导体结构和形成半导体结构的方法。半导体结构包括纳米结构或使用纳米结构制造。形成半导体结构的方法包括使用纳米掩模产生纳米结构和使用产生的纳米结构实施附加半导体工艺步骤。
-
公开(公告)号：CN100435320C
公开(公告)日：2008-11-19
申请号：CN200480025952.3
申请日：2004-09-07
Applicant: 国际商业机器公司
Inventor： 安东尼·I·乔 , 古川俊治 , 帕特里克·R·瓦里坎普 , 杰弗里·W·斯莱特 , 关口章久
IPC: H01L21/8238
CPC classification number: H01L21/28202 , H01L21/823842 , H01L21/823857
Abstract: 一种形成CMOS半导体(10)材料的方法，分别覆盖有PFET(16)和NFET(14)栅极电介质层的PFET区域(16)和NFET区域(14)形成在半导体衬底(12)上，PFET(16)和NFET(14)栅极电介质层由硅氧化物和其不同程度的氮化(18D和18E)构成。提供具有PFET(16)区域和NFET(14)区域的硅衬底(12)并在其上方形成PFET和NFET栅极氧化物层。提供PFET区域之上的PFET栅极氧化物层的氮化，以在PFET区域之上形成具有在PFET区域之上的PFET栅极电介质层中的第一氮原子浓度水平的PFET栅极电介质层(42)。提供NFET栅极氧化物层的氮化，以在NFET区域之上形成具有与第一浓度水平不同的氮原子浓度水平的NFET栅极电介质层(40)。NFET栅极电介质层(40)和PFET栅极电介质层(42)可以具有相同的厚度。
-
公开(公告)号：CN101278238A
公开(公告)日：2008-10-01
申请号：CN200680036076.3
申请日：2006-09-05
Applicant: 国际商业机器公司
CPC classification number: G03F7/2041 , G03F7/11 , G03F7/70341 , G03F7/70958
Abstract: 提供了一种浸没光刻系统，其包括可用于产生具有标称波长的光的光源和光学成像系统。该光学成像系统具有在从光源到待由其构图的物件的光路上的光学元件。所述光学元件具有适于接触液体的表面，该液体占据该表面和该物件之间的空间。该光学元件包括可由该液体降解的材料以及覆盖该表面上的可降解材料以保护该表面不受液体影响的保护涂层，该保护涂层对光透明、当暴露于光时稳定且当暴露于液体时稳定。
-
公开(公告)号：CN100407052C
公开(公告)日：2008-07-30
申请号：CN99121520.6
申请日：1999-10-14
Applicant: 国际商业机器公司
CPC classification number: G03F7/0035 , G03F7/20 , H01L21/0274 , H01L21/0279 , H01L21/0332 , H01L21/28123 , H01L21/31144 , H01L21/76802 , H01L21/76838 , Y10S438/944
Abstract: 本发明克服了现有技术的局限，能形成逻辑电路中使用的较小部件。本发明提供了一种在通过使用称做阴影心轴层的材料层产生阴影，在半导体衬底上限定和形成结构的新方法。在阴影心轴层中腐蚀出沟槽。沟槽的至少一侧用于在沟槽的底部投射阴影心轴层。保形淀积的光致抗蚀剂用于捕获阴影的图像。阴影的图像用于限定和形成结构。这能够在晶片的表面上形成图像，不会产生常规光刻中遇到的衍射效应。这样能够减小器件的尺寸并增加芯片的工作速度。
-
公开(公告)号：CN101026124A
公开(公告)日：2007-08-29
申请号：CN200710005586.0
申请日：2007-02-13
Applicant: 国际商业机器公司
IPC: H01L21/762 , H01L21/8238 , H01L27/092
CPC classification number: H01L27/0921 , H01L21/76229 , H01L21/823878
Abstract: 本发明提供了用于抑制体CMOS器件中的闭锁的半导体方法和器件结构。该方法包括在衬底的半导体材料中形成沟槽，该沟槽具有设置在也在衬底的半导体材料中限定的一对掺杂阱之间的第一侧壁。该方法还包括在沟槽中形成蚀刻掩模以部分掩蔽沟槽的底部，接着除去穿过部分掩蔽的底部暴露的衬底的半导体材料，以限定加深沟槽的变窄的第二侧壁。用介质材料填充加深沟槽以限定在掺杂阱中形成的器件的沟槽隔离区域。填充加深的沟槽延伸的介质材料增强了闭锁抑制。
-
Patent Agency Ranking
公开(公告)号：CN101009283A
公开(公告)日：2007-08-01
申请号：CN200710008227.0
申请日：2007-01-25
Applicant: 国际商业机器公司
Inventor： C·W·科布格尔三世 , 古川俊治 , J·A·曼德尔曼
IPC: H01L27/092 , H01L27/12 , H01L21/8238 , H01L21/84
CPC classification number: H01L21/76237 , H01L21/823878 , H01L27/0921 , H01L29/1087 , H01L29/78
Abstract: 在第一方面中，提供了第一装置。第一装置是半导体器件，包括：(1)浅沟槽隔离(STI)氧化物区域；(2)第一金属氧化物半导体场效应晶体管(MOSFET)，与STI氧化物区域的第一侧面连接；(3)第二MOSFET，与STI氧化物区域的第二侧面连接，其中部分第一和第二MOSFET形成连接成回路的第一和第二双极结晶体管(BJT)；以及(4)在STI氧化物区域下的掺杂剂注入区域，其中掺杂剂注入区域形成BJT回路的一部分并且适于减小回路的增益。还提供了许多其它方面。
-
公开(公告)号：CN1327292C
公开(公告)日：2007-07-18
申请号：CN99121381.5
申请日：1999-10-15
Applicant: 国际商业机器公司
IPC: G03F7/00 , H01L21/027
CPC classification number: H01L21/76825 , H01L21/0274 , H01L21/76802 , H01L21/76805 , H01L21/76811
Abstract: 本发明提供了一种在微芯片的制备过程中生成通孔和槽的改进方法。根据本发明，利用两层专门选定的光刻胶，并曝光光刻胶，使得下光刻胶只在上光刻胶层中形成开口的位置上曝光，由此在光刻工艺中实现通孔和槽的自对准。这种自对准使得通孔可以印刷成细长的图形，这就允许使用特别有效的图形增强技术。本发明还提供了生成通孔和槽的简化工序，因为只需要一个刻蚀步骤就可以同时生成通孔和槽。本发明的另一实施方案允许将环状或连接的图形，例如利用图形增强技术印刷的图形，修正为独立的部件。
-
公开(公告)号：CN1933175A
公开(公告)日：2007-03-21
申请号：CN200610001285.6
申请日：2006-01-12
Applicant: 国际商业机器公司
Inventor： 阿希马·B·查克拉瓦蒂 , 安东尼·艾·乔 , 古川俊治 , 史蒂文·J·霍姆斯 , 韦斯利·C·纳特兹莱
IPC: H01L29/00 , H01L21/205 , H01L21/336
CPC classification number: H01L29/7833 , H01L21/02532 , H01L21/02587 , H01L21/0262 , H01L21/02639 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L2224/05571 , H01L2224/05573 , H01L2224/10126 , H01L2224/13023 , H01L2924/1305 , H01L2924/00
Abstract: 一种在半导体制造工艺中选择性地形成锗结构的方法，以化学氧化物去除(COR)工艺从氮化物表面去除自然氧化物，然后将加热的氮化物和氧化物表面暴露到加热的含锗的气体中，以选择性地只在氮化物表面上而不在氧化物表面上形成锗。
-
公开(公告)号：CN1291499C
公开(公告)日：2006-12-20
申请号：CN02811854.5
申请日：2002-05-30
Applicant: 国际商业机器公司
IPC: H01L29/49 , H01L21/28 , H01L29/786
CPC classification number: H01L29/66484 , H01L21/2807 , H01L29/7831 , H01L29/78645 , H01L29/78648
Abstract: 本发明提供一种双或双重栅极逻辑器件，其具有始终自对准的栅极导体，且其沟道的宽度不变。本发明还提供一种选择性地蚀刻含锗栅极导体材料，而不明显地蚀刻相邻硅沟道材料的方法。按此方式，栅极导体可被包覆于介电壳中，而不改变硅沟道的长度。此沟道材料可采用单晶硅晶片。自对准的双栅极MOSFET的柱或叠层，利用蚀刻并列重叠的含锗栅极导体区域所形成。栅极导体材料和介电绝缘材料的垂直蚀刻，提供了基本充分的自对准双栅极叠层。本发明同时提出一种可选择性地蚀刻栅极导体材料，而不蚀刻沟道材料的工艺。
-
公开(公告)号：CN1280186C
公开(公告)日：2006-10-18
申请号：CN200410090487.3
申请日：2004-11-10
Applicant: 国际商业机器公司
Inventor： 古川俊治 , 马克·C·黑凯 , 史蒂文·J·霍尔姆斯 , 戴维·V·霍拉克 , 查尔斯·W·科伯格第三 , 彼得·H·米切尔 , 拉里·A·内斯比特
CPC classification number: B82Y30/00 , B82Y10/00 , B82Y40/00 , C01B32/162 , C01B2202/06 , C01B2202/22 , C01B2202/34 , H01J1/3044 , H01J2201/30469 , Y10S977/742 , Y10S977/84 , Y10S977/842 , Y10S977/843 , Y10T428/30
Abstract: 本发明涉及一种合成碳纳米管的方法和由此形成的结构。该方法包括在由第一衬底支撑的多个合成位置上形成碳纳米管、中断纳米管合成、安装每个碳纳米管的自由端至第二衬底上、以及去除第一衬底。每个碳纳米管由一个合成位置盖住顶部，生长反应物易于进入该合成位置。随着恢复的纳米管合成过程中碳纳米管增长，至合成位置的通道保持畅通。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.056 seconds)
