半导体器件及其制造方法

    公开(公告)号:CN1979860A

    公开(公告)日:2007-06-13

    申请号:CN200610166739.5

    申请日:2006-12-07

    Abstract: 本发明揭示一种半导体器件及其制造方法,通过在半导体衬底(11)的至少1个角部(16)设置与缓冲镀层膜(14)电连接的导电区(15-1),使组件封固树脂或缓冲镀层膜(14)表面积存的电荷利用导电通路流入到导电区(15-1),从而能降低组件封固树脂或缓冲镀层膜(14)表面积存的电荷密度,抑制放电。其结果,通过抑制放电,不对外部输入输出端子施加高压,IC电路不用说,连接IC电路的电路用金属布线也能防止熔断,还能防止层间绝缘膜(18)破坏。

Patent Agency Ranking