公开(公告)号：CN110034077B

公开(公告)日：2022-09-16

申请号：CN201811201892.6

申请日：2018-10-16

Applicant: 联发科技股份有限公司

Inventor： 邱诗家 ,  吕彦儒 ,  吴文洲 ,  陈南诚

IPC: H01L23/31 ,  H01L23/66 ,  H01Q1/22 ,  H01Q15/00

Abstract: 本发明公开一种半导体封装，包括：基板，所述基板上具有至少一个天线层和在天线层下面的接地反射层；射频晶粒，设置在所述基板上、所述基板中或所述基板下；介质层，设置在所述基板的所述天线层上；以及频率选择表面结构，设置在所述介质层上。本发明只需使用较少的天线层，因此天线层与RF晶粒之间的馈入网络比较简单，不需要复杂的馈入网络，使得封装的布局和布线更加简单，减少线路干扰等；并且使用较少的天线层可以减少天线层的占用面积，从而可以减小封装的体积。

公开(公告)号：CN109444702A

公开(公告)日：2019-03-08

申请号：CN201810931347.6

申请日：2018-08-15

Applicant: 联发科技股份有限公司

Inventor： 吕彦儒 ,  洪志铭 ,  吴文洲 ,  陈南诚

IPC: G01R31/26

Abstract: 本发明提供了一种空中(OTA)无线测试系统，包括：负载板；插座，设置在该负载板上；以及，被测器件，安装在该插座中；其中，该插座和该负载板中设置有具有波导特征的结构，该具有波导特征的结构被配置为传递并引导电磁波到该被测器件的天线结构和/或传递并引导来自该被测器件的天线结构的电磁波。相应地，本发明还提供了一种测试方法，用于测试集成有天线的被测器件。采用本发明，能够显著提高OTA测试的性能。

公开(公告)号：CN102468261B

公开(公告)日：2014-06-18

申请号：CN201110307715.8

申请日：2011-10-12

Applicant: 联发科技股份有限公司

Inventor： 谢东宪 ,  陈南诚

IPC: H01L23/495 ,  H05K1/18

CPC classification number: H01L2224/48237 ,  H01L2224/4911 ,  H01L2924/014 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00

Abstract: 一种四方扁平无引脚封装及与其相适应的电路板，所述四方扁平无引脚封装包含：芯片接垫，其具有凹陷区域；半导体芯片，设于凹陷区域内；至少一个内端引脚，邻近芯片接垫；第一打线，接合内端引脚至半导体芯片；至少一个外端引脚；至少一个中间接点，配置于内端引脚与上述外端引脚之间；第二打线，接合中间接点至半导体芯片；以及第三打线，接合中间接点至外端引脚。上述半导体芯片、第一打线、第二打线、至少一个内端引脚、至少一个中间接点以及至少一个外端引脚的上部被模封材料封包住，而至少一个中间接点凸出于模封材料的下表面。所述四方扁平无引脚封装及与其相适应的的电路板可以缩小印刷电路板的尺寸，同时可提升电子产品的效能。

公开(公告)号：CN103378074A

公开(公告)日：2013-10-30

申请号：CN201310122218.X

申请日：2013-04-10

Applicant: 联发科技股份有限公司

Inventor： 陈南诚 ,  谢东宪

IPC: H01L25/065 ,  H01L23/64 ,  H01L23/31

CPC classification number: H01L23/5223 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L23/642 ,  H01L25/105 ,  H01L27/0248 ,  H01L27/1255 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2225/1076 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 一种芯片封装，包含下层芯片封装、上层芯片封装、至少一个导电元件以及至少一个解耦电容。上层芯片封装位于下层芯片封装的上表面;至少一个导电元件，位于下层芯片封装与上层芯片封装之间;以及至少一个解耦电容，位于下层芯片封装的上表面，其中该至少一个解耦电容没有被上层芯片封装覆盖，并且该至少一个解耦电容电性连接至下层芯片封装的电源线或者接地线。本申请的解耦电容位于下层芯片封装上没有被上层芯片封装覆盖的一个区域，使得解耦电容的高度并不局限于上层芯片封装以及下层芯片封装之间的距离。

公开(公告)号：CN102468261A

公开(公告)日：2012-05-23

申请号：CN201110307715.8

申请日：2011-10-12

Applicant: 联发科技股份有限公司

Inventor： 谢东宪 ,  陈南诚

IPC: H01L23/495 ,  H05K1/18

CPC classification number: H01L2224/48237 ,  H01L2224/4911 ,  H01L2924/014 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00

Abstract: 一种四方扁平无引脚封装及与其相适应的电路板，所述四方扁平无引脚封装包含：芯片接垫，其具有凹陷区域；半导体芯片，设于凹陷区域内；至少一个内端引脚，邻近芯片接垫；第一打线，接合内端引脚至半导体芯片；至少一个外端引脚；至少一个中间接点，配置于内端引脚与上述外端引脚之间；第二打线，接合中间接点至半导体芯片；以及第三打线，接合中间接点至外端引脚。上述半导体芯片、第一打线、第二打线、至少一个内端引脚、至少一个中间接点以及至少一个外端引脚的上部被模封材料封包住，而至少一个中间接点凸出于模封材料的下表面。所述四方扁平无引脚封装及与其相适应的电路板可以缩小印刷电路板的尺寸，同时可提升电子产品的效能。

公开(公告)号：CN101473430A

公开(公告)日：2009-07-01

申请号：CN200780022543.1

申请日：2007-09-27

Applicant: 联发科技股份有限公司

Inventor： 陈南诚 ,  张峻玮 ,  曾昭维

IPC: H01L23/34 ,  H05K7/20 ,  G06F1/20

Abstract: 一种电子装置(100)包括壳体(110)、印刷电路板(120)、以及芯片(130)。印刷电路板(120)设置于壳体(110)中，并且具有第一金属接地层(121)、第二金属接地层(122)、以及金属连接部(123)。第一金属接地层(121)相对于第二金属接地层(122)。金属连接部(123)连接于第一金属接地层(121)与第二金属接地层(122)之间。第二金属接地层(122)连接于壳体(110)。芯片(130)电性连接于印刷电路板(120)，并且包括晶粒(131)及导热部(132)。导热部(132)连接于晶粒(131)，并且焊接于第一金属接地层(121)。芯片(130)产生的热量通过导热部(132)、第一金属接地层(121)、金属连接部(123)以及第二金属接地层(122)传导至壳体(110)。

公开(公告)号：CN110504221A

公开(公告)日：2019-11-26

申请号：CN201910387824.1

申请日：2019-05-10

Applicant: 联发科技股份有限公司

Inventor： 林岷臻 ,  李怡慧 ,  周哲雅 ,  陈南诚

IPC: H01L23/12 ,  H01L23/488

Abstract: 本发明提供了一种电子封装。该电子封装包括矩形的封装基板和芯片封装。该芯片封装包括第一高速接口电路裸晶，安装在封装基板的上表面上，其中芯片封装与封装基板具有同轴配置，且芯片封装相对于封装基板具有角度偏移。根据本发明的电子封装，可以减轻信号扭曲和改善信号延迟，提高芯片封装的电性能。

公开(公告)号：CN107527877A

公开(公告)日：2017-12-29

申请号：CN201710434027.5

申请日：2017-06-09

Applicant: 联发科技股份有限公司

Inventor： 周哲雅 ,  洪坤廷 ,  杨家豪 ,  陈南诚

IPC: H01L23/31 ,  H01L25/065

CPC classification number: H01L25/18 ,  H01L23/3128 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/06135 ,  H01L2224/16227 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/49052 ,  H01L2224/49109 ,  H01L2224/49112 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/8592 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06537 ,  H01L2225/06562 ,  H01L2225/06568 ,  H01L2225/06572 ,  H01L2924/1433 ,  H01L2924/1436 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15787 ,  H01L2924/1579 ,  H01L2924/181 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/3511 ,  H01L2924/37001 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明实施例公开了一种半导体封装，该半导体封装纳入了一中介层。其中，该半导体封装包括：载体基板，具有相对的第一表面和第二表面；以及芯片堆叠，设置于该载体基板的该第一表面上；其中，该芯片堆叠包括：第一半导体晶粒，第二半导体晶粒和位于该第一和第二半导体晶粒之间的中介层；其中，该中介层用于传送该第一和第二半导体晶粒之间的信号。

公开(公告)号：CN102201385B

公开(公告)日：2013-06-12

申请号：CN201110108189.2

申请日：2009-05-13

Applicant: 联发科技股份有限公司

Inventor： 谢东宪 ,  陈南诚

IPC: H01L23/495 ,  H01L23/00 ,  H01L23/31 ,  H01L21/48 ,  H01L21/60

CPC classification number: H01L23/3107 ,  H01L21/4832 ,  H01L23/49503 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49586 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48253 ,  H01L2224/4911 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19042 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫，具有凹区；半导体晶粒，安装于晶粒附着垫的凹区上；一列内部端子引线，位于靠近晶粒附着垫的位置；多个第一焊线，用于将所述内部端子引线焊接至半导体晶粒；一列扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；一列中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；多个第二焊线，用于将所述中间端子焊接至半导体晶粒；多个第三焊线，用于将所述中间端子焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。

公开(公告)号：CN101587868B

公开(公告)日：2011-07-27

申请号：CN200910140733.4

申请日：2009-05-13

Applicant: 联发科技股份有限公司

Inventor： 谢东宪 ,  陈南诚

IPC: H01L23/13 ,  H01L23/48 ,  H01L23/49 ,  H01L23/28 ,  H01L21/48 ,  H01L21/50 ,  H01L21/58 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L23/3107 ,  H01L21/4832 ,  H01L23/49503 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49586 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/32257 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48253 ,  H01L2224/4911 ,  H01L2224/49171 ,  H01L2224/49175 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10162 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15747 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19042 ,  H01L2924/19107 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种方形扁平无引线半导体封装及其制作方法，所述封装包含：晶粒附着垫，具有凹区；半导体晶粒，安装于晶粒附着垫的凹区；至少一列内部端子引线，位于靠近晶粒附着垫的位置：多个第一焊线，用于将所述内部端子引线分别焊接至半导体晶粒；至少一列扩展的外部端子引线，位于沿着方形扁平无引线半导体封装外围的位置；至少一列中间端子，位于所述内部端子引线与所述扩展的外部端子引线之间；多个第二焊线，用于将所述中间端子分别焊接至半导体晶粒；多个第三焊线，用于将所述中间端子分别焊接至所述扩展的外部端子引线。上述封装及其制作方法，能够以较低成本封装表面贴装元件，使其产出率提高并使其占用印刷电路板的面积减少。