公开(公告)号：CN105404091B

公开(公告)日：2019-07-19

申请号：CN201510816439.6

申请日：2011-10-08

Applicant: 甘万达

Inventor： 甘万达

IPC: G03F1/50 ,  H01L21/02 ,  H01L25/065 ,  H01L25/18

CPC classification number: H01L25/50 ,  G03F1/50 ,  G03F7/0035 ,  H01L21/263 ,  H01L21/283 ,  H01L21/304 ,  H01L21/76802 ,  H01L21/78 ,  H01L22/26 ,  H01L22/32 ,  H01L23/544 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L24/81 ,  H01L24/85 ,  H01L24/89 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/18 ,  H01L2223/5446 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/48145 ,  H01L2224/94 ,  H01L2225/06506 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/37001 ,  H01L2924/3701 ,  H01L2224/81 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2924/00012

Abstract: 本发明公开了一种半导体多项目或多产品MP晶片制造工艺。半导体多项目或多产品MP晶片制造工艺包括对多个MP晶片进行第一制造工艺步骤；将MP晶片分批为MP晶片群组‑1和MP晶片群组‑2；对MP晶片群组‑1进行第二制造工艺步骤‑1，且对MP晶片群组‑2进行第二制造工艺步骤‑2，分别于MP晶片群组‑1和MP晶片群组‑2形成大体上不同的半导体装置或制造工艺组件，且第二制造工艺步骤‑1和第二制造工艺步骤‑2属于相同的制造工艺世代。对MP晶片群组‑1进行第三制造工艺步骤‑3，对MP晶片群组‑2进行第三制造工艺步骤‑4，分别于MP晶片群组‑1和MP晶片群组‑2上形成大体上相同的半导体装置或制造工艺组件。本发明具有较低的原型产品一次性工程费用。

公开(公告)号：CN105529300B

公开(公告)日：2019-06-18

申请号：CN201510673273.7

申请日：2015-10-16

Applicant: 格罗方德半导体公司

Inventor： J·K·丘 ,  高山

IPC: H01L21/768 ,  H01L23/528

CPC classification number: H01L23/562 ,  H01L21/76816 ,  H01L21/76877 ,  H01L21/76895 ,  H01L21/784 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/544 ,  H01L23/585 ,  H01L2223/5446 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 揭示用于在半导体晶圆上的晶粒之间形成虚拟金属结构的方法及其产生的装置。具体实施例可包括形成从半导体晶圆的基材延展至介于多个晶粒区之间的该半导体晶圆的顶端金属互连层的金属互连层，所述金属互连层的各个皆包括多个虚拟垂直互连进接口(VIA)及多条虚拟金属线，该多条虚拟金属线侧向连接各金属互连层内的该多个虚拟VIA，并且第一金属互连层内的多个虚拟VIA垂直连接该第一金属互连层内的多条虚拟金属线至第二金属互连层内的多条虚拟金属线，并且该第二金属互连层低于该第一金属互连层。

公开(公告)号：CN108630601A

公开(公告)日：2018-10-09

申请号：CN201710711624.8

申请日：2017-08-18

Applicant: 东芝存储器株式会社

Inventor： 大野天颂 ,  藤田努

IPC: H01L21/78

CPC classification number: H01L21/78 ,  H01L21/268 ,  H01L21/304 ,  H01L21/6836 ,  H01L23/544 ,  H01L2221/68336 ,  H01L2223/5446

Abstract: 本发明的实施方式提供一种抑制裂纹的产生的半导体装置的制造方法。实施方式的半导体装置的制造方法具备如下步骤：将相对于晶片具有透射性的激光沿着所述晶片的切割线的一部分照射而在所述晶片内形成第1改质带；及将所述激光沿着所述晶片的切割线照射而在所述晶片内形成第2改质带。所述第1改质带局部形成在形成半导体配线层的所述晶片表面与所述第2改质带之间。

公开(公告)号：CN108022877A

公开(公告)日：2018-05-11

申请号：CN201711026491.7

申请日：2017-10-27

Applicant: 株式会社迪思科

Inventor： 山下阳平 ,  小幡翼 ,  小川雄辉

IPC: H01L21/78 ,  H01L21/304

CPC classification number: H01L21/78 ,  H01L21/2686 ,  H01L21/6836 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2223/5446 ,  H01L21/3043

Abstract: 提供晶片的加工方法，将在正面上由多条分割预定线划分为多个器件的晶片高效地分割成各个器件而不使器件品质降低。该方法包含如下工序：保护部件配设工序，在晶片(10)的正面(10a)上配设保护部件(保护带16)；背面磨削工序，对晶片的背面(10b)进行磨削而使晶片薄化；框架支承工序，将保护部件从晶片的正面剥离，在晶片的正面上粘贴粘合带(T)，并且将粘合带的外周粘贴在具有收纳晶片的开口部的环状框架(F)上，从而借助粘合带而利用环状框架进行支承；切削槽形成工序，从晶片的背面与分割预定线(12)对应地定位切削刀具(33)而形成未达到正面的切削槽；切断工序，从晶片的背面沿着切削槽(100)照射激光光线而将分割预定线完全切断；和拾取工序，从粘合带拾取各个器件芯片(14)。

公开(公告)号：CN107818949A

公开(公告)日：2018-03-20

申请号：CN201710822546.9

申请日：2017-09-13

Applicant: 精工半导体有限公司

Inventor： 宇都宫裕之

IPC: H01L23/00 ,  H01L21/78

CPC classification number: H01L23/562 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3114 ,  H01L23/49541 ,  H01L23/544 ,  H01L23/564 ,  H01L23/585 ,  H01L2221/68327 ,  H01L2223/5446

Abstract: 提供能够充分地确保半导体芯片的有效区域，并且防止破片的半导体芯片、半导体晶圆、半导体装置及半导体晶圆的切割方法。成为半导体芯片的半导体芯片区域具有矩形形状，并且具备仅在位于任意一边的两端的二个角部没有配置电路元件的非有效区域，在半导体晶圆中，多个半导体芯片区域以使各自的非有效区域均正对第二切割工序的切割刀的前进方向的方式排列。

公开(公告)号：CN107546175A

公开(公告)日：2018-01-05

申请号：CN201610823365.3

申请日：2016-09-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄韦翔 ,  曾仲铨 ,  刘家玮 ,  褚立新

IPC: H01L21/78 ,  B28D5/00

CPC classification number: H01L21/78 ,  H01L21/308 ,  H01L21/6835 ,  H01L21/6836 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446

Abstract: 一种分割晶圆的方法，包含定义围绕一组晶粒的切割道。此方法还包含蚀刻多个沟渠至此组晶粒中，其中每一个沟渠是位于此组晶粒中的相邻晶粒之间，且每一个沟渠的宽度是小于切割道的宽度。此方法还包含薄化晶圆，以暴露出这些沟渠的底表面。此方法还包含沿着切割道切割，以将此组晶粒与晶圆的又一部分分开。

公开(公告)号：CN107316833A

公开(公告)日：2017-11-03

申请号：CN201710251742.5

申请日：2017-04-18

Applicant: 株式会社迪思科

Inventor： 中村胜 ,  北村宏

IPC: H01L21/677 ,  H01L21/68 ,  H01L21/683

CPC classification number: H01L21/78 ,  H01L21/268 ,  H01L21/304 ,  H01L21/67092 ,  H01L21/6836 ,  H01L21/6838 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2223/5446 ,  H01L21/683 ,  H01L21/67703 ,  H01L21/68 ,  H01L2221/67 ,  H01L2221/683

Abstract: 本发明的课题在于提供晶片的加工方法，在实施对晶片的背面进行磨削而进行薄化并且分割成各个器件的工序时，防止在意图之外的部位产生碎裂现象。本发明的晶片的加工方法包含如下工序：搬送工序，将晶片搬送到第2卡盘工作台上，将晶片的保护带侧保持在保持面上并使吸引垫从晶片的背面离开；以及磨削工序，对该晶片的背面进行磨削而进行薄化并且将晶片分割成各个器件芯片。该搬送工序包含：载置工序，将该吸引垫所保持的晶片载置在第2卡盘工作台的保持面上；夹持工序，将该吸引垫的吸引力阻断，利用该吸引垫和该保持面对晶片进行夹持；以及保持工序，使吸引力作用于该保持面而将该晶片的保护带侧吸引保持在保持面上并使该吸引垫从晶片的背面离开。

公开(公告)号：CN107180753A

公开(公告)日：2017-09-19

申请号：CN201710088563.4

申请日：2017-02-17

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  针贝笃史

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/30655 ,  H01L21/31138 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68785 ,  H01L21/78 ,  H01L23/544 ,  H01L2223/5446

Abstract: 一种元件芯片的制造方法，在对保持在保持片的基板进行等离子体切割时提高产品的成品率。元件芯片的制造方法包括：准备工序，准备将基板的第1主面粘接到保持片而保持在保持片的基板；载置工序，将保持了基板的保持片载置到设置在等离子体处理装置内的载置台；和等离子体切割工序，将基板的分割区域等离子体蚀刻到第1主面，将基板单片化为多个元件芯片。等离子体切割工序包括：第1等离子体蚀刻工序，在载置台与保持片之间供给冷却用气体，同时等离子体蚀刻分割区域的厚度的一部分；和第2等离子体蚀刻工序，在第1等离子体蚀刻工序之后，停止冷却用气体的供给，等离子体蚀刻分割区域的剩余部分。

公开(公告)号：CN107112245A

公开(公告)日：2017-08-29

申请号：CN201580061929.8

申请日：2015-11-20

Applicant: 密克罗奇普技术公司

Inventor： R·纪唐龙 ,  W·诺克迪 ,  P·蒲涅亚波

IPC: H01L21/48 ,  H01L21/66 ,  H01L23/31 ,  H01L23/495 ,  H01L23/498 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L21/4839 ,  H01L21/4842 ,  H01L21/4889 ,  H01L22/12 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/49541 ,  H01L23/49548 ,  H01L23/49582 ,  H01L23/49838 ,  H01L2223/5446 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 根据本发明的实施例，一种用于制造集成电路IC装置的方法可包含：将IC芯片安装到引线框架的中心支撑结构上，将所述IC芯片接合到多个引脚中的至少一些引脚，囊封所述引线框架及经接合IC芯片，向所述经囊封引线框架中锯切阶状切口，对所述多个引脚的经暴露部分进行电镀，及切割所述IC封装以使其摆脱棒条。所述引线框架可包含：多个引脚，其从所述中心支撑结构延伸；及棒条，其连接所述多个引脚、远离所述中心支撑结构。可在不将所述经接合IC封装与所述棒条分离的情况下使用第一锯切宽度沿着一组切割线向所述经囊封引线框架中锯切所述阶状切口，借此暴露所述多个引脚的至少一部分。可通过使用小于所述第一锯切宽度的第二锯切宽度在所述组切割线处锯切穿过所述经囊封引线框架而切割所述IC封装以使其摆脱所述棒条。

公开(公告)号：CN107039345A

公开(公告)日：2017-08-11

申请号：CN201710062994.3

申请日：2017-01-24

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  松原功幸 ,  广岛满 ,  奥根充弘

IPC: H01L21/78 ,  H01L23/31

CPC classification number: H01L23/3178 ,  H01L21/0212 ,  H01L21/02274 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/31138 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/293 ,  H01L23/3185 ,  H01L23/544 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2223/5446 ,  H01L23/3171

Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片，能够抑制安装过程中的导电性材料的爬升。在对具有多个元件区域的基板(1)进行分割而制造多个元件芯片(10)的元件芯片的制造方法中使用的等离子体处理工序中，将基板暴露于第一等离子体，从而将基板分割为元件芯片(10)。而且，成为具备第一面(10a)、第二面(10b)以及形成有多个凸部的侧面(10c)的元件芯片(10)彼此隔开间隔保持在载体(4)上的状态。通过将元件芯片(10)暴露于第二等离子体，从而在元件芯片(10)的侧面(10c)形成保护膜(12c)，在形成该保护膜时，通过保护膜(12c)至少被覆形成在侧面(10c)的凸部，抑制安装过程中导电性材料向侧面(10c)爬升。