公开(公告)号：KR1020090095096A

公开(公告)日：2009-09-09

申请号：KR1020080020200

申请日：2008-03-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 김덕기 ,  유하영 ,  주영창 ,  성정헌 ,  황수정 ,  정성엽

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/101 ,  G11C11/5692

Abstract: An OTP(One Time Programmable) memory device using multi plug, and a manufacturing and operating method thereof are provided to store data more than 2 bit by connecting four or more plugs between a link and a cathode. A link(44) is connected to an anode(42). A first connection unit connects the link and a cathode(40). The link and anode are included in a position lower than the cathode. The link and the anode are included in a position higher than the cathode. The cathode, the anode, the link, and the first connection unit are included in the same plane. The first connection unit includes at least one plug.

Abstract translation: 提供使用多插头的OTP（一次可编程）存储器件及其制造和操作方法，以通过在链路和阴极之间连接四个或更多个插头来存储超过2位的数据。 连接件（44）连接到阳极（42）。 第一连接单元连接连杆和阴极（40）。 链路和阳极被包括在比阴极低的位置。 链路和阳极被包括在比阴极高的位置。 阴极，阳极，连接件和第一连接单元包括在同一平面内。 第一连接单元包括至少一个插头。

公开(公告)号：KR1020090102555A

公开(公告)日：2009-09-30

申请号：KR1020080028068

申请日：2008-03-26

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 황수정 ,  유하영 ,  김덕기 ,  성정헌 ,  주영창 ,  정성엽

IPC: H01L23/62

CPC classification number: H01L23/5256 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: An electrical fuse device and method of operating the same are provided to use the existing processing of semiconductor device using the material of the metal gate of the cell region or the metal wiring. CONSTITUTION: The electrical fuse device includes the cathode(100) and the anode(200), and the fuse link(150). The cathode is separated from the anode. The fuse link connects a cathode and anode. The fuse link includes laminated two metal layers. The number of the metal layer which becomes blowing is changed according to the voltage applied in the fuse link and the intensity.

Abstract translation: 目的：提供一种电熔丝装置及其操作方法，以使用半导体器件的现有处理，其使用电池区域的金属栅极或金属布线的材料。 构成：电熔丝装置包括阴极（100）和阳极（200）以及熔断体（150）。 阴极与阳极分离。 熔断体连接阴极和阳极。 熔断体包括层压的两层金属层。 根据施加在熔断体中的电压和强度，变成吹塑的金属层的数量变化。

公开(公告)号：KR101446332B1

公开(公告)日：2014-10-08

申请号：KR1020080020200

申请日：2008-03-04

Applicant: 삼성전자주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 김덕기 ,  유하영 ,  주영창 ,  성정헌 ,  황수정 ,  정성엽

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/101 ,  G11C11/5692

Abstract: 멀티 플러그를 이용한 멀티 비트 OTP 메모리 소자와 그 제조 및 동작 방법에 관해 개시되어 있다. 여기서, 캐소드, 애노드, 상기 애노드에 연결된 링크 및 상기 링크와 상기 캐소드를 연결하는 제1 연결수단을 포함하는, 한번의 동작으로 데이터를 저장하거나 읽을 수 있는 멀티 비트 메모리 소자를 제공한다. 상기 링크와 상기 애노드는 상기 캐소드보다 낮은 위치에 구비될 수 있다. 그리고 상기 링크와 상기 애노드는 상기 캐소드보다 높은 위치에 구비될 수도 있다. 또한, 상기 캐소드, 상기 애노드, 상기 링크 및 상기 제1 연결수단은 모두 동일면 상에 구비될 수도 있다.

公开(公告)号：KR101430169B1

公开(公告)日：2014-08-14

申请号：KR1020080071896

申请日：2008-07-23

Applicant: 삼성전자주식회사

Inventor： 설광수 ,  박상진 ,  최기환 ,  성정헌 ,  최상무

IPC: G11C16/34 ,  G11C16/12 ,  G11C16/10

Abstract: 메모리 셀에 프로그램 전압을 인가하는 단계와; 프로그램 전압 인가후 전하의 안정화를 촉진하도록 보충 펄스를 인가하는 단계와; 상기 보충 펄스에 이어서 상기 메모리 셀에 회복 전압을 인가하는 단계와; 상기 회복 전압 인가후에 검증 전압을 인가하여 검증하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 프로그램 방법이 개시되어 있다.

公开(公告)号：KR101301773B1

公开(公告)日：2013-09-02

申请号：KR1020070108026

申请日：2007-10-25

Applicant: 삼성전자주식회사

Inventor： 조경래 ,  박윤동 ,  공준진 ,  이승훈 ,  성정헌 ,  변성재 ,  송승환 ,  유동헌 ,  박성정 ,  은희석

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/04

CPC classification number: G11C11/5628 ,  G11C2211/5621

Abstract: 멀티 비트 프로그래밍 장치 및 방법이 제공된다. 본 발명의 멀티 비트 프로그래밍 장치는 N비트의 데이터에 2
N 개의 문턱 전압 상태들 중 어느 하나를 할당하는 제1 제어부, 상기 2
N 개의 문턱 전압 상태들 중 인접한 문턱 전압 상태들을 제1 간격 또는 제2 간격 중 어느 하나만큼 이격시키는 제2 제어부, 및 상기 하나 이상의 멀티 비트 셀 각각에 상기 할당된 문턱 전압 상태를 형성하여 상기 N비트의 데이터를 프로그래밍하는 프로그래밍부를 포함하는 것을 특징으로 하며, 이를 통해 데이터를 읽을 때의 오류 비율(error rate)을 줄일 수 있다.
멀티 비트 프로그래밍, 문턱 전압 산포

Abstract translation: 提供了一种多位编程设备和方法。 本发明的多位编程装置是一种多位编程装置，

公开(公告)号：KR101281682B1

公开(公告)日：2013-07-03

申请号：KR1020070087290

申请日：2007-08-29

Applicant: 삼성전자주식회사

Inventor： 최상무 ,  설광수 ,  신웅철 ,  박상진 ,  이은하 ,  성정헌

IPC: H01L21/316 ,  H01L21/8247 ,  H01L27/115 ,  B82Y40/00

CPC classification number: H01L21/28282 ,  H01L21/02178 ,  H01L21/02263 ,  H01L21/02356 ,  H01L21/02362 ,  H01L21/31604 ,  H01L21/3162

Abstract: 알루미늄 산화물층 형성방법 및 이를 이용한 전하 트랩형 메모리 소자의 제조 방법이 개시되어 있다. 개시된 본 발명은 하부막 상에 비정질 알루미늄 산화물층을 형성하는 제1 단계, 상기 비정질 알루미늄 산화물층 상에 결정질 보조층을 형성하는 제2 단계 및 상기 비정질 알루미늄 산화물층을 결정화하는 제3 단계를 포함하는 것을 특징으로 하는 알파 알루미늄 산화물층 형성방법 및 이를 이용한 메모리 소자의 제조 방법을 제공한다. 상기 제2 단계는 상기 비정질 알루미늄 산화물층 상에 비정질 보조층을 형성하는 단계 및 상기 비정질 보조층을 결정화하는 단계를 포함할 수 있다.

公开(公告)号：KR1020090105420A

公开(公告)日：2009-10-07

申请号：KR1020080030859

申请日：2008-04-02

Applicant: 삼성전자주식회사

Inventor： 성정헌 ,  최상무 ,  김덕기 ,  황수정

IPC: G11C29/04

CPC classification number: G11C11/5692 ,  G11C17/16 ,  G11C2216/26 ,  H01L23/5252 ,  H01L27/112 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A multi-level anti-fuse and an operating method thereof are provided to reduce a size of a chip by decreasing the number of sensors per the anti-fuse. CONSTITUTION: A multi-level anti-fuse includes at least three anti-fuses(100,200,300). At least three anti-fuses includes a plurality of anti-fuses which are connected in parallel and one anti-fuse serially connected to the parallel structure. The resistance of the parallel is lowered than the serially connected anti-fuse. The dielectric layers of the plurality of anti-fuses which are connected in parallel are formed with the different thickness and have different breakdown voltages.

Abstract translation: 目的：提供多级反熔丝及其操作方法，通过减少每个反熔丝的传感器的数量来减小芯片的尺寸。 规定：多级反熔丝至少包含三个防熔丝（100,200,300）。 至少三个抗熔丝包括并联连接的多个抗熔丝和与该并联结构串联连接的一个反熔丝。 并联的电阻比串联的反熔丝低。 并联连接的多个抗熔丝的电介质层以不同的厚度形成，具有不同的击穿电压。

公开(公告)号：KR101385251B1

公开(公告)日：2014-04-17

申请号：KR1020080030859

申请日：2008-04-02

Applicant: 삼성전자주식회사

Inventor： 성정헌 ,  최상무 ,  김덕기 ,  황수정

IPC: G11C29/04

CPC classification number: G11C11/5692 ,  G11C17/16 ,  G11C2216/26 ,  H01L23/5252 ,  H01L27/112 ,  H01L27/11206 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 병렬로 연결된 복수의 안티퓨즈와 이 병렬 연결 구조와 직렬로 연결된 적어도 하나의 안티퓨즈를 포함하여 적어도 3개 이상의 안티퓨즈를 구비하며, 병렬 연결 구조의 저항이 직렬로 연결된 안티퓨즈의 저항보다 작으며, 병렬로 연결된 복수의 안티퓨즈의 유전체층은 서로 다른 두께로 형성되어 절연 파괴 전압이 서로 다르도록 형성된 멀티 레벨 안티퓨즈 및 이를 적용하여 멀티 레벨 프로그램 오퍼레이션을 확보할 수 있는 동작 방법이 개시되어 있다.

公开(公告)号：KR101263823B1

公开(公告)日：2013-05-13

申请号：KR1020070038387

申请日：2007-04-19

Applicant: 삼성전자주식회사

Inventor： 김원주 ,  박윤동 ,  이승훈 ,  김석필 ,  현재웅 ,  성정헌 ,  이태희

IPC: G11C16/02 ,  G11C16/24

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11565 ,  H01L27/11568

Abstract: 채널부스팅을이용하지않고신뢰성있게동작가능한비휘발성메모리소자및 그동작방법이제공된다. 비휘발성메모리소자에서, 복수의메모리트랜지스터들은반도체기판상에낸드스트링으로배치된다. 스트링선택트랜지스터및 접지선택트랜지스터는상기복수의메모리트랜지스터들양단의상기반도체기판상에각각배치된다. 그리고, 비트라인은상기스트링선택트랜지스터외측의상기반도체기판및 상기접지선택트랜지스터의게이트전극에전기적으로연결된다.

公开(公告)号：KR101248942B1

公开(公告)日：2013-03-29

申请号：KR1020070104475

申请日：2007-10-17

Applicant: 삼성전자주식회사

Inventor： 박주희 ,  성정헌

IPC: G11C16/26 ,  G11C16/24

CPC classification number: G11C16/0483 ,  G11C16/10 ,  G11C16/24 ,  G11C16/26

Abstract: 본 발명에 따른 비휘발성 메모리 장치는, 적어도 하나의 스트링, 적어도 하나의 비트 라인, 및 센싱 트랜지스터를 구비한다. 적어도 하나의 스트링은 직렬로 연결되는 복수개의 메모리 셀 트랜지스터들을 각각 포함한다. 적어도 하나의 비트 라인은 상기 적어도 하나의 스트링에 각각 대응된다. 센싱 트랜지스터는 상기 비트 라인의 전압을 센싱하는 게이트를 가지며 높은 임계 전압을 가진다. 센싱 트랜지스터의 임계 전압은, 독출 대상 메모리 셀 트랜지스터에 연결되는 독출 비트 라인에 인가되는 전압보다 낮고, 상기 독출 비트 라인에 인가되는 전압에서 소정의 전압을 감산한 전압보다 높을 수 있다.