公开(公告)号：DE112018006487T5

公开(公告)日：2020-11-05

申请号：DE112018006487

申请日：2018-12-14

Applicant: IBM

Inventor： LEE CHOONGHYUN ,  MOCHIZUKI SHOGO ,  BAO RUQIANG ,  JAGANNATHAN HEMANTH

IPC: H01L29/06

Abstract: Ein Verfahren zur Herstellung einer Halbleitereinheit weist ein Bilden eines Fin auf einem Substrat auf. Source-/Drain-Bereiche werden auf dem Substrat auf gegenüberliegenden Seiten des Fin angeordnet. Das Verfahren weist ein Abscheiden einer Halbleiterschicht auf den Source-/Drain-Bereichen auf. Das Verfahren weist ein Abscheiden einer Germanium enthaltenden Schicht auf dem Fin und der Halbleiterschicht auf. Das Verfahren weist des Weiteren ein Anwenden eines Temperprozesses auf, der so konfiguriert ist, dass die Halbleiterschicht mit der Germanium enthaltenden Schicht chemisch reagiert und eine Siliciumoxid-Schicht gebildet wird.

公开(公告)号：DE112018004463T5

公开(公告)日：2020-06-18

申请号：DE112018004463

申请日：2018-10-12

Applicant: IBM ,  ULVAC INC

Inventor： ROZEN JOHN ,  ANDO TAKASHI ,  NARAYANAN VIJAY ,  BAO RUQIANG ,  OGAWA YOHEI ,  HATANAKA MASANOBU

IPC: H01L29/43 ,  H01L21/8238 ,  H01L29/78

Abstract: Eine Gate-Struktur für Anpassungen der effektiven Austrittsarbeit von Halbleitereinheiten, welche ein Gate-Dielektrikum auf einer Kanalzone einer Halbleitereinheit; ein erstes Metallnitrid in direktem Kontakt mit dem Gate-Dielektrikum; eine formangepasste Materialschicht eines Carbids von Aluminium mit einem Aluminiumgehalt von mehr als 30 Atom-Gew.-% und eine zweite Metallnitridschicht in direktem Kontakt mit der formangepassten Aluminium (AI) und Kohlenstoff (C) enthaltenden Materialschicht umfasst. Die formangepasste Schicht des Carbids von Aluminium (AI) umfasst Aluminiumcarbid oder AlC, welches einen Aluminium(AI)-Gehalt von bis zu 57 Atom% (At.%) ergibt, und eine Austrittsarbeitseinstellung von 3,9 eV bis 5,0 eV bei Dicken von weniger als 2,5 nm. Solche Strukturen können eine Skalierung der Metall-Gate-Längen und einen Widerstandsvorteil von weniger als 25 nm im Vergleich zu Austrittsarbeitselektroden des Stands der Technik ergeben.

公开(公告)号：DE112018001814T5

公开(公告)日：2019-12-12

申请号：DE112018001814

申请日：2018-06-07

Applicant: IBM

Inventor： BAO RUQIANG ,  LEE CHOONGHYUN ,  MOCHIZUKI SHOGO ,  YEUNG CHUN WING

IPC: H01L27/04

Abstract: Ein Verfahren zum Ausbilden von mehreren Vertikaltransport-Finnen-Feldeffekttransistoren (VT-FinFETs) mit unterschiedlichen Kanallängen, das ein Ausbilden einer vertikalen Finne auf einem ersten Bereich eines Substrats und einer vertikalen Finne auf einem zweiten Bereich des Substrats, Ausbilden eines Abdeckblocks auf der vertikalen Finne auf dem zweiten Bereich des Substrats, Ausbilden einer/eines ersten unten liegenden Source/Drain auf dem ersten Bereich des Substrats, wobei die/der erste unten liegende Source/Drain einen unteren Abschnitt der vertikalen Finne auf dem ersten Bereich bedeckt, Entfernen des Abdeckblocks und Ausbilden einer/eines zweiten unten liegenden Source/Drain in dem zweiten Bereich des Substrats beinhaltet, wobei sich die/der zweite unten liegende Source/Drain unterhalb der Fläche des Substrats befindet, wobei die/der zweite unten liegende Source/Drain einen unteren Abschnitt der vertikalen Finne auf dem zweiten Bereich nicht bedeckt.

公开(公告)号：DE112017000170B4

公开(公告)日：2022-11-10

申请号：DE112017000170

申请日：2017-01-06

Applicant: IBM

Inventor： BAO RUQIANG ,  KRISHNAN SIDDARTH ,  KWON UNOH ,  NARAYANAN VIJAY

IPC: H01L21/3205 ,  H01L21/28 ,  H01L21/4763 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/49 ,  H01L29/66

Abstract: Verfahren zum Herstellen eines Gate-Stapels einer Halbleiter-Einheit, wobei das Verfahren aufweist:Bilden einer ersten dielektrischen Schicht (302) über einem Kanalbereich der Einheit;Bilden einer ersten Nitrid-Schicht (802) über der ersten dielektrischen Schicht (302);Abscheiden einer Einfangschicht (902) auf der ersten Nitrid-Schicht (802), wobei die Einfangschicht (902) ein Sauerstoff-Einfangmaterial beinhaltet;Bilden einer Abdeckschicht (602) über der Einfangschicht (902);Entfernen von Bereichen der Abdeckschicht (602) und der Einfangschicht (902), um einen Bereich der ersten Nitrid-Schicht (802) in einem Feldeffekttransistor-Bereich vom n-Typ (108) des Gate-Stapels freizulegen;Bilden einer ersten Gate-Metall-Schicht (502) über der ersten Nitrid-Schicht (802) und der Abdeckschicht (602), wobei die erste Gate-Metall-Schicht (502) ein Sauerstoff-Einfangmaterial beinhaltet;Abscheiden einer zweiten Nitrid-Schicht auf der ersten Gate-Metall-Schicht;Abscheiden eines Gate-Elektroden-Materials auf der zweiten Nitrid-Schicht; undAusbilden eines Gate-Stapels in dem Feldeffekttransistor-Bereich vom n-Typ (108) und eines anderen Gate-Stapels in einem Feldeffekttransistor-Bereich vom p-Typ (110) wobei der Gate-Stapel aus der ersten dielektrischen Schicht (302), der ersten Nitrid-Schicht (802), der ersten Gate-Metall-Schicht (502), der zweiten Nitrid-Schicht und des Gate-Elektroden-Materials ausgebildet wird und der andere Gate-Stapel aus der ersten dielektrischen Schicht (302), der ersten Nitrid-Schicht (802), der Einfangschicht (902), der Abdeckschicht (602), der ersten Gate-Metall-Schicht (502), der zweiten Nitrid-Schicht und des Gate-Elektroden-Materials ausgebildet wird, wobei der Gate-Stapel eine höhere Sauerstoffeinfangfähigkeit als der andere Gate-Stapel aufweist.

公开(公告)号：DE112018006487B4

公开(公告)日：2021-11-18

申请号：DE112018006487

申请日：2018-12-14

Applicant: IBM

Inventor： LEE CHOONGHYUN ,  MOCHIZUKI SHOGO ,  BAO RUQIANG ,  JAGANNATHAN HEMANTH

IPC: H01L29/06 ,  H01L21/283 ,  H01L21/314 ,  H01L21/336

Abstract: Verfahren zur Bildung einer Halbleitereinheit, wobei das Verfahren aufweist:Bilden eines Fin auf einem Substrat;Bilden von Source-/Drain-Bereichen, die auf dem Substrat auf gegenüberliegenden Seiten des Fin angeordnet werden;Abscheiden einer ersten Siliciumgermanium-Schicht auf den Source-/Drain-Bereichen;Abscheiden einer Germanium enthaltenden Schicht auf dem Fin und der ersten Siliciumgermanium-Schicht;Tempern, um die erste Siliciumgermanium-Schicht mit der Germanium enthaltenden Schicht chemisch zu reagieren und eine Siliciumoxid-Schicht zu bilden, die auf einer zweiten Siliciumgermanium-Schicht mit einem im Vergleich zu der ersten Siliciumgermanium-Schicht erhöhten Germanium-Gehalt angeordnet ist; undDurchführen eines Nitrierungs-Prozesses, um einen Stickstoff-Gehalt der Siliciumoxid-Schicht zu erhöhen und einen unteren Abstandshalter zu bilden.

公开(公告)号：DE112018004463B4

公开(公告)日：2021-05-27

申请号：DE112018004463

申请日：2018-10-12

Applicant: IBM ,  ULVAC INC

Inventor： ROZEN JOHN ,  ANDO TAKASHI ,  NARAYANAN VIJAY ,  BAO RUQIANG ,  OGAWA YOHEI ,  HATANAKA MASANOBU

IPC: H01L29/49 ,  H01L21/8238 ,  H01L29/78

Abstract: Gate-Struktur für Anpassungen der effektiven Austrittsarbeit einer Halbleitereinheit, aufweisend:ein Gate-Dielektrikum auf einer Kanalzone der Halbleitereinheit; undeine eine Austrittsarbeit einstellende Elektrode, aufweisend ein erstes Metallnitrid in direktem Kontakt mit dem Gate-Dielektrikum, eine formangepasste Materialschicht eines Carbids von Aluminium und ein zweites Metallnitrid in direktem Kontakt mit der formangepassten Materialschicht des Carbids von Aluminium, wobei die formangepasste Materialschicht des Carbids von Aluminium Al4C3in Kombination mit einem Titan und Aluminium enthaltenden Nitrid oder mit einer Kombination aus sowohl einem dem Titan und Aluminium enthaltenden Carbid als auch dem Titan und Aluminium enthaltenden Nitrid aufweist.

公开(公告)号：DE112021005680B4

公开(公告)日：2024-12-24

申请号：DE112021005680

申请日：2021-11-18

Applicant: IBM

Inventor： OK INJO ,  BAO RUQIANG ,  SIMON ANDREW HERBERT ,  BREW KEVIN ,  SAULNIER NICOLE ,  SARAF IQBAL RASHID ,  SANKARAPANDIAN MUTHUMANICKAM ,  MEHTA SANJAY

IPC: H10B63/10 ,  H10N70/20

Abstract: Struktur (100); aufweisend:ein Heizelement (116), das von einer dielektrischen Schicht (114) umgeben ist;einen Projektions-Liner (124) auf dem Heizelement, wobei der Projektions-Liner eine obere Oberfläche des Heizelements bedeckt;eine Phasenwechselmaterialschicht (126) über dem Projektions-Liner, wobei der Projektions-Liner die Phasenwechselmaterialschicht von der zweiten dielektrischen Schicht (114) und dem Heizelement trennt;eine obere Elektrode (128) über und in elektrischem Kontakt mit der Phasenwechselmaterialschicht; undeinen oberen Elektrodenkontakt (136), der die obere Elektrode (128) und einen oberen Teil der Phasenwechselmaterialschicht umschließt, wobei der obere Elektrodenkontakt durch einen Metall-Liner (134) von der Phasenwechselmaterialschicht und der oberen Elektrode getrennt wird.

公开(公告)号：DE112018002294T5

公开(公告)日：2020-02-13

申请号：DE112018002294

申请日：2018-04-13

Applicant: IBM

Inventor： BAO RUQIANG ,  LEE CHOONGHYUN ,  XU ZHENG ,  BI ZHENXING

IPC: H01L21/336

Abstract: Halbleitereinheiten und Verfahren zur Bildung davon weisen ein Bilden vertikaler Halbleiterkanäle auf einer unteren Source/Drain-Schicht in einem Bereich eines ersten Typs und einem Bereich eines zweiten Typs auf. Eine Gate-Dielektrikumschicht wird auf Seitenwänden der vertikalen Halbleiterkanäle gebildet. Eine Austrittsarbeitsschicht eines ersten Typs wird in dem Bereich eines ersten Typs gebildet. Eine Austrittsarbeitsschicht eines zweiten Typs wird sowohl in dem Bereich eines ersten Typs als auch in dem Bereich eines zweiten Typs gebildet. Eine Dickenausgleichsschicht wird in dem Bereich eines zweiten Typs gebildet, so dass ein Schichtstapel in dem Bereich eines ersten Typs eine gleiche Dicke wie ein Schichtstapel in dem Bereich eines zweiten Typs aufweist. Auf einem oberen Teil der vertikalen Kanäle werden obere Source/Drain-Bereiche gebildet.

公开(公告)号：DE112017000170T5

公开(公告)日：2018-06-28

申请号：DE112017000170

申请日：2017-01-06

Applicant: IBM

Inventor： BAO RUQIANG ,  KRISHNAN SIDDARTH ,  KWON UNOH ,  NARAYANAN VIJAY

IPC: H01L21/3205 ,  H01L21/28 ,  H01L21/4763 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/49 ,  H01L29/66

Abstract: Ein Verfahren zum Herstellen eines Gate-Stapels einer Halbleitereinheit weist Folgendes auf: Bilden einer ersten dielektrischen Schicht über einem Kanalbereich der Einheit, Bilden einer ersten Nitrid-Schicht über der ersten dielektrischen Schicht, Abscheiden einer Einfangschicht auf der ersten Nitrid-Schicht, Bilden einer Abdeckschicht über der Einfangschicht, Entfernen von Bereichen der Abdeckschicht und der Einfangschicht, um einen Bereich der ersten Nitrid-Schicht in einem Feldeffekttransistor-Bereich vom n-Typ (einem n-FET-Bereich) des Gate-Stapels freizulegen, Bilden einer ersten Gate-Metall-Schicht über der ersten Nitrid-Schicht und der Abdeckschicht, Abscheiden einer zweiten Nitrid-Schicht auf der ersten Gate-Metall-Schicht sowie Abscheiden eines Gate-Elektroden-Materials auf der zweiten Nitrid-Schicht.

公开(公告)号：DE112018000832B4

公开(公告)日：2021-05-06

申请号：DE112018000832

申请日：2018-04-19

Applicant: IBM

Inventor： MOCHIZUKI SHOGO ,  LEE CHOONGHYUN ,  BAO RUQIANG ,  JAGANNATHAN HEMANTH

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/41 ,  H01L29/78

Abstract: Verfahren (1700) zum Ausbilden einer Halbleitereinheit (100), wobei das Verfahren aufweist:Ausbilden (1702) eines mehrschichtigen, unten liegenden, dotierten Bereichs (500), der abwechselnde dotierte Schichten (502) und dotierte Opferschichten (504) aufweist, auf einem Substrat;Ausbilden (1704) eines oder mehrerer Hohlräume (1100) durch Entfernen von Abschnitten der dotierten Opferschichten; undAusbilden (1706) eines unten liegenden Kontakts (1200; 1300; 1400; 1500; 1600) über dem mehrschichtigen, unten liegenden, dotierten Bereich, wobei der unten liegende Kontakt einen oder mehrere leitfähige Flansche (1202; 1402; 1502; 1602) aufweist, die die Hohlräume füllen.