公开(公告)号：US4350976A

公开(公告)日：1982-09-21

申请号：US215134

申请日：1980-12-10

Applicant: Roger Benoit-Gonin ,  Jean L. Berger ,  Jean L. Coutures

Inventor： Roger Benoit-Gonin ,  Jean L. Berger ,  Jean L. Coutures

IPC: H03M1/66 ,  H03M1/00 ,  H03K13/02

CPC classification number: H03M1/00 ,  H03M2201/02 ,  H03M2201/2241 ,  H03M2201/2266 ,  H03M2201/2291 ,  H03M2201/3105 ,  H03M2201/3178 ,  H03M2201/4135 ,  H03M2201/4212 ,  H03M2201/4233 ,  H03M2201/4262 ,  H03M2201/81 ,  H03M2201/8128 ,  H03M2201/814 ,  H03M2201/837

Abstract: Successive two-trip traversals of charges between gates G.sub.0 and G.sub.2 make it possible to obtain beneath gates G.sub.1 and G.sub.2 quantities of charges equal to Q.sub.R, Q.sub.R /2, Q.sub.R /2.sup.2 . . . Q.sub.R /2.sup.i. A readout device for reading charges and connected to gates G.sub.2 and G.sub.4 generates voltages V.sub.R and V.sub.Ri =a.sub.0 .multidot.V.sub.R +a.sub.1 .multidot.V.sub.R /2+ . . . +a.sub.i-1 .multidot.V.sub.R /2.sup.i-1 +V.sub.R /2.sup.i which are compared with a voltage sample V.sub.x to be coded in order to determine by successive approximations the coefficients a.sub.0 . . . a.sub.n which are equal to 0 or to 1 such that V.sub.x =a.sub.0 .multidot.V.sub.R +a.sub.1 .multidot.V.sub.R /2+ . . . +a.sub.n .multidot.V.sub.R /2.sup.n. Depending on the value of a.sub.i, each quantity of charges Q.sub.R /2.sup.i stored beneath gate G.sub.1 is removed beneath diode D.sub.e or stored beneath gate G.sub.3 and then transferred beneath gate G.sub.4.

Abstract translation: 栅极G0和G2之间的电荷的连续两次跳变使得可以获得栅极G1和G2之下的等于QR，QR / 2，QR / 22的电荷量。 。 。 QR / 2i 用于读取电荷并连接到门G2和G4的读出装置产生电压VR和VRi = a0xVR + a1xVR / 2 +。 。 。 + ai-1xVR / 2i-1 + VR / 2i，其与要编码的电压采样Vx进行比较，以便通过逐次逼近来确定系数a0。 。 。 a等于0或1，使得Vx = a0xVR + a1xVR / 2 +。 。 。 + anxVR / 2n。 根据ai的值，存储在栅极G1下方的每个电荷量QR / 2i在二极管De下方被去除或存储在栅极G3下方，然后在栅极G4下方传送。

公开(公告)号：KR101461328B1

公开(公告)日：2014-11-13

申请号：KR1020130077603

申请日：2013-07-03

Applicant: 고려대학교 산학협력단

Inventor： 김철우 ,  아으렁거젭 ,  이호규 ,  박세진

IPC: H03M1/12

CPC classification number: H03M1/403 ,  H03M1/42 ,  H03M1/462 ,  H03M2201/2266 ,  H03M2201/641 ,  H03M2201/645

Abstract: 공통 모드 전압 기반 캐패시터 전하 공유 기법을 이용한 아날로그 디지털 변환기 및 변환방법을 제공한다. 입력 신호를 샘플링하여 유지하고, 입력 신호와 기준 전압을 비교하여 그 결과를 출력한다. 동일한 캐패시턴스를 갖는 복수 개의 커패시터를 포함하는 순차적 근사화 레지스터가 상기 비교 결과에 기초하여 기준 전압을 최상위 비트로부터 최하위 비트까지 스위칭에 의해 순차적으로 설정하는 아날로그-디지털 변환기를 제공한다. 또한, 상기 스위칭은 제어부에 의해 제어 되어 비교 결과에 따른 기준 전압을 설정할 수 있다.

Abstract translation: 本发明提供一种使用电容器电荷共享技术的基于共模电压的模数转换器及其转换方法。 模数转换器采样并维持输入信号，将输入信号与参考电压进行比较，并输出比较结果。 包含具有相同电容的多个电容器的顺序近似寄存器基于比较结果通过切换对最高有效位依次设置参考电压。 此外，切换由控制部控制，以根据比较结果建立参考电压。

公开(公告)号：KR1020170109003A

公开(公告)日：2017-09-27

申请号：KR1020177023892

申请日：2016-06-06

Applicant: 마이크론 테크놀로지, 인크.

Inventor： 우,쥔 ,  판,둥

IPC: H03M1/18

CPC classification number: G05F3/26 ,  H03M1/68 ,  H03M1/76 ,  H03M1/765 ,  H03M1/808 ,  H03M1/182 ,  H03M2201/2266

Abstract: 복수의기준전압들을제공할수 있는기준전압발생기가개시된다. 기준전압발생기는전압분배기, 전압분배기에결합된다중화기, 다중화기로부터전압을수신할수 있는연산증폭기, 및연산증폭기로부터출력을수신할수 있는복수의저항기들을포함할수 있다. 기준전압들은저항기들에결합된출력단자들로부터제공받을수 있다. 기준전압발생기는전압분배기, 전압분배기에결합된두 개의다중화기들, 각각의다중화기에결합된연산증폭기, 및두 개의연산증폭기들의출력들사이에결합된복수의저항기들을포함할수 있다. 기준전압들은저항기들에결합된출력단자들로부터제공받을수 있다.

Abstract translation: 公开了能够提供多个参考电压的参考电压发生器。 参考电压发生器可以包括分压器，耦合到分压器的中和器，能够接收来自多路复用器的电压的运算放大器以及能够接收来自运算放大器的输出的多个电阻器。 参考电压可以从耦合到电阻器的输出端子提供。 参考电压发生器可以包括分压器，耦合到分压器的两个多路复用器，耦合到每个多路复用器的运算放大器以及耦合在两个运算放大器的输出之间的多个电阻器。 参考电压可以从耦合到电阻器的输出端子提供。

公开(公告)号：KR1020090054274A

公开(公告)日：2009-05-29

申请号：KR1020070121055

申请日：2007-11-26

Applicant: 연세대학교 산학협력단

Inventor： 이인희 ,  채영철 ,  한건희

IPC: H03M1/12

CPC classification number: H03M1/182 ,  H03M1/0617 ,  H03M1/1245 ,  H03M2201/2266 ,  H03M2201/71

Abstract: 아날로그 디지털 변환기가 제공된다. 본 발명의 아날로그 디지털 변환기는 복수의 기준 전압들을 생성하는 기준 전압 생성기; 상기 기준 전압들 및 입력 신호의 전압을 비교하여 제어 신호를 생성하는 히스테리시스 로직; 및 상기 제어 신호에 응답하여 디지털 출력 신호를 생성하는 계수기를 포함하고, 상기 제어 신호는 상기 디지털 출력 신호를 증가시키는 상향 명령, 상기 디지털 출력 신호를 감소시키는 하향 명령 또는 상기 디지털 출력 신호를 유지하는 유지 명령 중 어느 하나의 명령에 대응하고, 상기 기준 전압 생성기는 상기 디지털 출력 신호에 응답하여 상기 기준 전압들을 조정하는 것을 특징으로 하며, 이를 통해 ADC를 구현하는 데 요구되는 면적을 줄일 수 있고, ADC 동작 시의 소모 전력을 줄일 수 있다.
ADC, hysteresis, tracking ADC

公开(公告)号：KR1020090034669A

公开(公告)日：2009-04-08

申请号：KR1020070100042

申请日：2007-10-04

Applicant: 고려대학교 산학협력단

Inventor： 김진우 ,  김무영 ,  이호규 ,  김철우

IPC: H03M1/12

CPC classification number: H03M1/18 ,  H03M1/002 ,  H03M3/022 ,  H03M2201/196 ,  H03M2201/2266

Abstract: An apparatus and a method for converting an analog signal into a digital signal are provided to reduce the number of preamplifiers and comparators by decreasing a comparison range through the preprocessing. A preprocessor(210) controls a comparison range of a comparator by using a switch. A first comparison unit(230) compares an input voltage and a reference voltage based on the controlled comparison range. An encoding unit(260) encodes a digital code outputted from the first comparison unit. The preprocessor includes a comparator, a flip-flop and a sample holder. The comparator compares the differential input signal. The flip-flop maintains the output of the comparator to the fixed value according to the clock signal. The sample holder outputs the differential input signal having the fixed value.

Abstract translation: 提供了一种将模拟信号转换为数字信号的装置和方法，通过减少预处理的比较范围来减少前置放大器和比较器的数量。 预处理器（210）通过使用开关来控制比较器的比较范围。 第一比较单元（230）基于受控比较范围来比较输入电压和参考电压。 编码单元（260）对从第一比较单元输出的数字码进行编码。 预处理器包括比较器，触发器和样本保持器。 比较器比较差分输入信号。 触发器根据时钟信号将比较器的输出维持在固定值。 样品架输出具有固定值的差分输入信号。