公开(公告)号：KR1020070036825A

公开(公告)日：2007-04-04

申请号：KR1020050091739

申请日：2005-09-30

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  이상경 ,  형용우 ,  임헌형 ,  장원준 ,  박정현 ,  지정근

IPC: H01L27/115

CPC classification number: H01L21/28273 ,  H01L21/76256

Abstract: 불휘발성 메모리 장치의 형성방법은, 먼저 먼저 기판의 표면보다 낮게 매립되는 제1 절연막 패턴과 상기 제1 절연막 패턴으로부터 수직 방향으로 연장되고, 상기 기판의 표면보다 높게 돌출된 제2 절연막 패턴을 형성하여 게이트 전극의 성형을 위한 개구부를 정의한다. 이어서 상기 개구부 저면의 상기 기판의 표면에 터널 산화막을 형성한다. 계속하여 상기 터널 산화막 상에 상기 터널 산화막과의 계면에서 그레인의 사이즈가 실질적으로 균일하도록 상기 개구부의 측벽, 상기 터널 산화막 및 상기 제2 절연막 패턴 상에 폴리실리콘막을 형성한다. 다음에 상기 결과물 상에 제1 비정질실리콘막을 형성한다. 이어서 상기 제1 비정질실리콘막 및 상기 폴리실리콘막이 형성된 상기 개구부를 충분히 매립하도록 제2 비정질실리콘막을 형성한다. 이로써 셀 문턱전압의 산포을 향상시킨다.

公开(公告)号：KR1020070007532A

公开(公告)日：2007-01-16

申请号：KR1020050062210

申请日：2005-07-11

Applicant: 삼성전자주식회사

Inventor： 이고은 ,  김경석 ,  안병호 ,  주용규 ,  박재영 ,  이욱열 ,  김영진 ,  형용우

IPC: H01L21/205

CPC classification number: H01L21/0228 ,  C23C16/45527 ,  H01L21/02189

Abstract: A method for forming a thin film is provided to uniformly supply reaction gas to the center of a semiconductor substrate due to a pumping process by injecting a reaction material into a process chamber having loaded semiconductor substrates and by purging the process byproducts in the process chamber and performing a pumping process. A reaction material is injected to the upper surface of a substrate loaded into a reaction chamber to chemically absorb the reaction material to the substrate. Purge gas is supplied to the substrate to eliminate the reaction material physically absorbed to the upper surface of the chemical absorbed reaction material. A pumping process is performed on the reaction chamber to eliminate the physically absorbed reaction material remaining in the reaction chamber and the purge gas. The pressure of the process chamber in the pumping process is lower than that of the process chamber in the chemical absorption process.

Abstract translation: 提供了一种形成薄膜的方法，以通过将反应材料注入具有加载的半导体衬底的处理室中并通过在处理室中清除工艺副产物而将反应气体均匀地供应到半导体衬底的中心， 执行泵送过程。 将反应材料注入装载到反应室中的基板的上表面，以将反应材料化学吸附到基材上。 将清洗气体供给到基板，以消除物理吸收到化学吸收反应材料的上表面的反应物质。 在反应室上进行泵送过程以消除残留在反应室和净化气体中的物理吸收的反应物质。 在化学吸收过程中，泵送过程中处理室的压力低于处理室​​的压力。

公开(公告)号：KR100665838B1

公开(公告)日：2007-01-09

申请号：KR1020040099688

申请日：2004-12-01

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  박인선 ,  박재영 ,  임기빈 ,  형용우

IPC: H01L27/108

CPC classification number: H01L28/91 ,  H01L27/10852

Abstract: 본 발명은 반도체 소자와 그의 제조방법에 관한 것으로서, 더 구체적으로 디램 소자의 커패시터의 스토리지 전극 및 커패시터의 스토리지 전극을 제조하는 방법에 관한 것이다. 본 발명에 의한 커패시터의 스토리지 전극은 반도체 기판 상의 절연막을 관통하는 콘택 플러그를 통하여 트랜지스터의 소오스 영역과 접촉되며 절연막 상에 정의된 스토리지 전극 형성영역 내에 콘캐이브 구조로 형성된 제 1 금속막과, 상기 제 1 금속막 상에 설정된 두께로 형성되며 후속 열처리 공정에 의하여 비정질에서 결정질 상태로 변화된 폴리실리콘 층, 그리고 상기 폴리실리콘 층 상에 설정된 두께로 형성된 제 2 금속막으로 구성됨을 특징으로 한다.
디램, 커패시터, 하부 전극, 스토리지 전극, 식각액

公开(公告)号：KR1020060114499A

公开(公告)日：2006-11-07

申请号：KR1020050036632

申请日：2005-05-02

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  오정환 ,  형용우 ,  임헌형

IPC: H01L27/146

CPC classification number: H01L27/14645 ,  H01L27/14621 ,  H01L27/14623 ,  H01L27/14627 ,  H01L27/14632 ,  H01L27/14685 ,  H01L27/14687 ,  H01L27/14689

Abstract: An image sensor and its manufacturing method are provided to reduce random noise by using a gate conductive layer comprised of an oxide without containing nitrogen. A photo diode(22) is formed under a surface of a substrate(20). A gate structure(29) is formed on a side of a substrate where the photo diode is formed. The gate structure has a gate dielectric(24) comprised of oxide without containing nitrogen and a gate conductive layer(26) formed on the gate dielectric. The photo diode includes a first photo diode(22a) where a first impurity is doped and a second photo diode(22b) where a second impurity is doped on a lower part from the substrate. The first photo diode is formed on a lower part from the substrate and the second photo diode is formed on a lower part from the first photo diode.

Abstract translation: 提供一种图像传感器及其制造方法，通过使用由不含氮的氧化物构成的栅极导电层来降低随机噪声。 在基板（20）的表面下形成光电二极管（22）。 栅极结构（29）形成在形成有光电二极管的基板的一侧。 栅极结构具有由不含氮的氧化物构成的栅极电介质（24）和形成在栅极电介质上的栅极导电层（26）。 光电二极管包括其中第一杂质被掺杂的第一光电二极管（22a）和第二光电二极管（22b），其中第二杂质从衬底的下部掺杂。 第一光电二极管形成在从衬底的下部，并且第二光电二极管形成在从第一光电二极管的下部。

公开(公告)号：KR100634260B1

公开(公告)日：2006-10-13

申请号：KR1020050069355

申请日：2005-07-29

Applicant: 삼성전자주식회사

Inventor： 박재영 ,  김영진 ,  형용우 ,  남석우 ,  김경석 ,  이욱열 ,  임헌형 ,  이공수 ,  이고은

IPC: H01L21/20

Abstract: A thin film forming method and a semiconductor device forming method using the same are provided to enhance an operation speed of the semiconductor device by improving a current driving capability using an enhanced contact pad. A first thin film with a doped amorphous silicon region is formed on a single crystal substrate(100). A heat treatment is performed on the resultant structure in order to transform the fist thin film into a second thin film(112). The second thin film is composed of a single crystal silicon region(108) and a polycrystalline silicon region(110) on the single crystal silicon region. The single crystal substrate contains single crystal silicon or single crystal silicon-germanium. The heat treatment is performed in a predetermined temperature range of 550 to 600 ‹C under an N2 gas condition.

Abstract translation: 提供薄膜形成方法和使用其的半导体器件形成方法，以通过使用增强型接触焊盘改进电流驱动能力来提高半导体器件的操作速度。 在单晶衬底（100）上形成具有掺杂非晶硅区域的第一薄膜。 对所得结构进行热处理以将第一薄膜转变成第二薄膜（112）。 第二薄膜由单晶硅区域上的单晶硅区域（108）和多晶硅区域（110）构成。 单晶衬底包含单晶硅或单晶硅锗。 在N 2气条件下，在550至600℃的预定温度范围内进行热处理。

公开(公告)号：KR100614802B1

公开(公告)日：2006-08-22

申请号：KR1020050059752

申请日：2005-07-04

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  형용우 ,  임헌형 ,  장원준 ,  지정근 ,  이상경 ,  박정현 ,  이상훈

IPC: H01L21/8247

Abstract: 전계의 집중을 억제할 수 있는 불휘발성 메모리 장치의 셀 게이트 구조물 제조 방법에 있어서, 반도체 기판 상에 터널 산화막, 제1도전층, 유전막 및 제2도전층이 적층되며, 제1측벽 및 제1측벽과 마주보는 제2측벽을 갖는 예비 셀 게이트 구조물을 형성한다. 예비 셀 게이트 구조물의 제1 및 제2측벽을 통해 노출된 상기 터널 산화막을 일부 제거함으로써, 제1도전층 하단부의 모서리들을 노출시킨다. 산소 라디칼을 이용하는 산화 공정을 이용하여, 노출된 모서리들을 실질적으로 균일하게 라운딩시킨다. 따라서, 제1도전층 하단부의 모서리에 전계가 집중되는 현상을 용이하게 억제함과 동시에 터널 산화막 패턴의 두께 균일도를 향상시킴으로써, 셀 트렌지스터의 동작 특성을 용이하게 개선할 수 있다.

Abstract translation: 在能够抑制电场集中的非易失性存储装置的单元栅结构的制造方法，该层叠在半导体衬底，隧道氧化膜，第一导电层，介电层和第二导电层，所述第一侧壁和所述第一侧壁上 和面向第二侧壁的第二侧壁。 部分通过备用单元栅极结构的第一和第二侧壁暴露的隧道氧化物膜的部分被部分去除以暴露第一导电层的下部的边缘。 使用氧自由基的氧化过程被用于使暴露的边缘基本均匀地圆化。 因此，通过提高所述第一导电层的厚度均匀性的下端角容易抑制浓缩的显影剂，并在同一时间在隧道氧化膜电场图案，能够容易地提高单元晶体管的操作特性。

公开(公告)号：KR100596484B1

公开(公告)日：2006-07-03

申请号：KR1020040038901

申请日：2004-05-31

Applicant: 삼성전자주식회사

Inventor： 유영섭 ,  이웅 ,  임헌형 ,  이현덕 ,  나기수 ,  형용우 ,  이재동

IPC: H01L27/115

CPC classification number: H01L21/02323 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/3144 ,  H01L21/3145 ,  H01L21/31662 ,  H01L27/115 ,  H01L27/11521

Abstract: 유전막의 두께를 감소시킬 수 있는 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의 제조방법에서, 상기 유전막은 기판 상에 하부 산화막을 형성한 후 상기 하부 산화막 상에 질화막을 형성한다. 이후 상기 질화막 상에 예비 산화막을 형성한 후 상기 예비 산화막을 라디칼 산화(Radical Oxidation)시켜 내구성이 우수한 상부 산화막을 형성함으로서 형성된다. 상술한 유전막은 커패시턴스가 현저하게 향상되고, 상기 유전막을 포함하는 불휘발성 메모리 셀은 커플링 계수감소를 방지할 수 있다.

公开(公告)号：KR100583609B1

公开(公告)日：2006-05-26

申请号：KR1020040051880

申请日：2004-07-05

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  유영섭 ,  임헌형 ,  형용우 ,  이재동 ,  나기수 ,  김정환

IPC: H01L21/8247

CPC classification number: H01L27/115 ,  H01L21/28247 ,  H01L27/11568 ,  H01L29/4933

Abstract: 미세한 선폭을 갖는 반도체 장치의 게이트 구조물 형성방법에서 먼저, 반도체 기판 상에 게이트 산화막 패턴 및 도전막 패턴이 순차적으로 적층된 예비 게이트 구조물을 형성한다. 이어서, 상기 예비 게이트 구조물이 형성된 반도체 기판에 산소 원자를 포함하는 라디칼을 이용한 재산화(re-oxidation) 공정을 수행하여 상기 반도체 기판 및 상기 예비 게이트 구조물의 외부 표면에 산화막을 형성하여 반도체 장치의 게이트 구조물을 형성한다. 게이트 산화막 패턴의 두께 증가를 억제한다. 또한, 좋은 품질(quality)의 산화막을 얻는다.

公开(公告)号：KR100472745B1

公开(公告)日：2005-03-11

申请号：KR1020020066804

申请日：2002-10-31

Applicant: 삼성전자주식회사

Inventor： 한재종 ,  형용우 ,  신승목 ,  이공수 ,  윤은정

IPC: H01L21/336

CPC classification number: H01L21/76897 ,  H01L21/28247 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76837

Abstract: 양호한 측벽 프로파일을 갖는 게이트 전극을 형성하는 방법이 개시되어 있다. 반도체 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 금속 실리사이드 패턴이 적층된 게이트 구조물을 형성한다. 상기 게이트 구조물이 형성되어 있는 기판을 산소 및 불활성 가스가 희석된 분위기에서 재산화하여, 상기 폴리실리콘막 패턴 및 금속 실리사이드 패턴의 측면으로부터 막의 성장률이 유사하도록 상기 게이트 구조물 및 기판 상에 제1 산화막을 형성하여 게이트 전극을 완성한다. 게이트 전극의 측벽 프로파일이 양호해짐에 따라 반도체 제조 공정 시의 불량을 최소화할 수 있다.

公开(公告)号：KR100426817B1

公开(公告)日：2004-04-14

申请号：KR1020020004802

申请日：2002-01-28

Applicant: 삼성전자주식회사

Inventor： 이우성 ,  형용우 ,  강만석 ,  안재영 ,  김영석

IPC: H01L29/792

Abstract: PURPOSE: A non-volatile memory device having a SONOS structure and its fabricating method are provided to improve the efficiency of program or erasion by forming a charge storage layer as a boron nitride layer or a silicon nitride layer. CONSTITUTION: A non-volatile memory device having a SONOS structure includes a tunneling insulating layer(21), a charge storage layer(22), and a gate(24). The tunneling insulating layer, the charge storage layer, and the gate are sequentially on the upper portion of a substrate(20). The charge storage layer is formed with a boron nitride layer or a silicon nitride layer. The non-volatile memory device further includes a blocking insulating layer. The blocking insulating layer is formed between the charge storage layer and the gate in order to prevent the immigration of charges between the charge storage layer and the gate.

Abstract translation: 目的：提供具有SONOS结构的非易失性存储器件及其制造方法，以通过形成电荷存储层作为氮化硼层或氮化硅层来提高编程或擦除的效率。 组成：具有SONOS结构的非易失性存储器件包括隧穿绝缘层（21），电荷存储层（22）和栅极（24）。 隧穿绝缘层，电荷存储层和栅极顺序地位于衬底（20）的上部。 电荷存储层由氮化硼层或氮化硅层形成。 非易失性存储器件还包括阻挡绝缘层。 在电荷存储层和栅极之间形成阻挡绝缘层以防止电荷存储层和栅极之间电荷的移动。