-
公开(公告)号：KR100216537B1
公开(公告)日：1999-08-16
申请号：KR1019960066257
申请日：1996-12-16
Applicant: 한국전자통신연구원
IPC: H01L21/76
Abstract: 본 발명은 높은 항복전압을 갖는 고전압 전력소자에서 문제점으로 지적되는 낮은 집적도와 스탭 커버리지를 향상시킬 수 있는 전력집적회로를 제공하기 위해 고전압 전력집적 회로영역은 두거운 필두산화막이, 저전압 영역인 제어회로 집적영역은 얇은 필드산화막이 형성되는 이중 LOCOS 격리기술을 적용하여 제조되었다.
따라서 본 발명에 따른 절력집적회로는 스마트(smart)고전압 전력 집적회로에 이용하면 집적도 및 스탭 커버리지의 문제점을 동시에 해결할 수 있다.-
公开(公告)号：KR100212466B1
公开(公告)日：1999-08-02
申请号：KR1019960063150
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H01L27/02
Abstract: 안티퓨즈 소자가 FPGA (Field Programmable Gate Array)에 응용되기 위해서는 프로그래밍 되기 전에는 높은 저항값, 프로그래밍 된 후에는 낮은 저항값을 유지해야 되며, 또한 가능한 한 짧은 프로그래밍 시간 및 적절한 프로그래밍 전압을 가져야 한다. 본 발명에서는 상기의 제반 조건들을 만족시키기 위한 새로운 안티퓨즈의 제조방법을 제안하는데 그 방법으로는 금속 필라멘트가 형성될 활성층으로 종래의 비정질 실리콘-게르마늄을 사용함으로써, 안티퓨즈 소자의 프로그래밍 에너지를 저하시킬 수 있다. 이것은 비정질 실리콘보다 비정질 실리콘-게르마늄의 열적 버질 (thermal budget : recrystallization and melting)이 낮기 때문이다. 또한, 본 발명에서는 안티퓨즈 소자의 얇은 산화막을 비정질 실리콘-케르마늄 위에 형성함으로써, 안티퓨즈의 누설전류를 향상시킬 수 있으며 보론나이트라이트(boron-nitride)층을 형성하여 절연막에 전도경로(conductive path)를 만들어서 불순물이 쉽게 비정질 실리콘-게르마늄에 확산되어 프로그래밍 후의 소자의 저항값을 개선할 수 있다.
-
公开(公告)号：KR1019990051081A
公开(公告)日：1999-07-05
申请号：KR1019970070320
申请日：1997-12-19
Applicant: 한국전자통신연구원
IPC: H01L21/265
Abstract: 본 발명은 이온 주입기에 의한 불순물 주입 과정과 마스크 효과에 의한 불순물 농도의 차별화를 가능케하는 반도체 소자의 제조방법에 관한 것으로서, 불순물 이온 주입시 마스크 층에 의한 이온 주입의 억제 효과를 이용하여 소오스 드레인 영역에는 얇은 접합층을(shallow junction) 형성하게 하고, 폴리 실리콘 게이트에는 불순물 농도가 깊고 높게 형성하도록 하여 종래의 불순물 이온 주입에 의한 폴리 실리콘 게이트에 비하여 향상된 전기적 특성을 가지도록 하였다.
-
公开(公告)号：KR1019990043094A
公开(公告)日：1999-06-15
申请号：KR1019970064080
申请日：1997-11-28
Applicant: 한국전자통신연구원
IPC: H01L21/20
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
에피택셜장치용 덧붙임 뭉치
2. 발명이 해결하려고 하는 기술적 요지
본 발명은 어댑터에 주름벽을 장착하여 원료교체나 부분품 수리시 진공챔버내의 전체적인 진공을 유지하면서 도가니 부분의 국부적 진공만을 파괴하여 장비의 오염과 상태 회복의 시간을 극소화 할 수 있는 에피택셜장치용 덧붙임 뭉치를 제공함에 그 목적이 있다.
3. 발명의 해결방법의 요지
본 발명은 진공챔버의 입구측 플랜지에 장착되어 진공을 유지하고 도입하기 위해 개폐되는 수단; 상기 개폐수단과 도가니의 플랜지 사이에서 국부적진공만을 제거하기 위해 신장 및 수축하는 수단; 및 상기 신장 및 수축수단의 이동을 안내하는 수단을 포함하는 에피택셜장치용 덧붙임 뭉치를 제공한다.
4. 발명의 중요한 용도
진공챔버의 전체진공을 제거하지 않고도 부분품을 쉽게 분해조립하기 위한 것임.-
公开(公告)号：KR100205051B1
公开(公告)日：1999-06-15
申请号：KR1019950054549
申请日：1995-12-22
Applicant: 한국전자통신연구원
CPC classification number: H01J9/025 , H01J2201/30423
Abstract: 본 발명은 필드에미션 디스플레이 소자의 제조방법에 관한 것으로 전자방출음극과 게이트 전극의 간격을 적절히 조절할 수 있으며 균일한 형상을 갖는 전자방출음극을 형성하는 방법을 포함하는 필드 에미션 디스플레이 소자의 제조방법에 관한 것이다. 상술한 본 발명의 특징은 트렌치의 측벽을 통해 노출된 게이트 전극용 막을 열산화하여 열산화막을 형성하고 전자방출음극을 정의하기 위한 식각공정시 상기 게이트 전극의 측면에 형성되어 있는 열산화막을 제거함으로써 게이트 전극과 게이트 절연막을 공간적으로 분리한다. 이러한 방법에 따르면 게이트 전극의 측면에 형성되는 열산화막을 정밀하게 제어할 수 있어 게이트 전극과 전자방출음극간의 간격을 정확하게 조절할 수 있으며, 전자방출음극의 형상을 균일화할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019990038946A
公开(公告)日：1999-06-05
申请号：KR1019970058838
申请日：1997-11-07
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: 본 발명은 소오스(source)-게이트(gate)-표류영역(drift region)-드레인(drain)이 수평으로 배치된, 소위 LDMOS(lateral double diffused MOS) 구조를 갖는 100V급 이상의 전계효과(field effect) 고압소자(high voltage device)의 구조에 관한것으로, 고압 소자에 고압 인가시 표류영역과 접하는 드레인 가장자리에서 발생하는 항복전압을 높이기 위하여, 드레인이 기판의 수직방향으로 확장되어 형성되도록, 표류영역의 드레인 형성영역에 트렌치를 형성하고, 이 트렌치의 내부벽면을 따라 소정의 깊이를 갖는 드레인을 형성하였다.
본 발명은 고전압 인가시 소오스에서 드레인을 향하여 기판의 표면을 따라 진행 하는 전자의 충격 이온화를 드레인의 가장자리에서 수직으로 분산시킴으로서 항복전압을 높일 수 있어 고압소자의 동작전압을 향상시킬 수 있다.-
公开(公告)号：KR1019990034065A
公开(公告)日：1999-05-15
申请号：KR1019970055546
申请日：1997-10-28
Applicant: 한국전자통신연구원
IPC: H01L21/02
Abstract: 본 발명은 MOS 전력 소자의 제조 방법에 관한것으로서 높은 항복 전압을 갖는 고전압 전력 소자에서 문제점으로 지적되는 채널과 드리프트 영역의 높은 온 저항값을 감소시킬 수 있는 전력 소자의 구조 및 소자의 제작 방법을 제시하였는데 그 방법은 드리프트 영역 표면에 얇은 P층을 새로운 방법으로 형성시켜 소오스와 연결시킨 이중 RESURF원리를 이용함으로써 온 저항값을 크게 개선할 수 있으며, 더욱이 P층 위에 기존의 로코스를 이용한 필드 산화막의 형성 대신에 CVD경사 식각방법을 이용함에 따라 P층의 농도 및 접합 깊이 조절이 용이하며 따라서 온 저항, 항복 전압 및 스텝 커버러지도 향상시킨다.
-
公开(公告)号：KR100155306B1
公开(公告)日：1998-10-15
申请号：KR1019940036359
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 고화질의 액티브 매트릭스 액정표시장치에 유용한 다결정 실리콘에 관한 것으로서, 특히 이중게이트를 구비한 박막트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명은 이중 게이트 구조나 이중채널, 이중 게이트 구조를 갖는 박막 트랜지스터의 게이트 전극과 게이트 전극 사이에 있는 활성층의 저항값 즉 N-채널 박막 트랜지스터의 경우는 n+저항을, P-채널 박막 트랜지스터의 경우는 p+저항값을 각각 n-, p-저항값으로 조절하여 게이트 전극과 게이트 전극사이의 저항길이를 줄이므로써 소자가 차지하는 면적을 줄임과 동시에 누설전류를 감소 시킬 수 있다.-
公开(公告)号：KR100155304B1
公开(公告)日：1998-10-15
申请号：KR1019940036339
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L29/786
Abstract: 본 발명은 전기적 특성을 향상시킨 새로운 구조의 박막 트랜지스터 및 이를 구현하기 위한 제조방법에 관한 것으로서, 진성 다결정 실리콘(20)과 진성 다결정 실리콘 저마늄(21)은 화학기상증착법을 이용하여 비정질 실리콘 박막(201), 비정질 실리콘 저마늄 박막(211), 비정질 실리콘 박막(202)을 순차적으로 증착한 후 600℃ 이하의 온도에서 전기로 열처리에 의한 고상결정화나, 600℃이상의 온도에서 급속 열처리로 결정핵을 생성한 후 600℃이하의 전기로에서 결정립을 성장시키는 공정에 의해 제조된다.
-
公开(公告)号：KR1019980044982A
公开(公告)日：1998-09-15
申请号：KR1019960063139
申请日：1996-12-09
Applicant: 한국전자통신연구원
IPC: H01L21/8248
Abstract: 본 발명은 반도체 소자의 제조 방법에 관한 것으로, 고내압 고주파용 아날로그/디지탈 바이폴라 소자, 디지탈 회로용 CMOS 소자, 고내압용 LDMOS 및 대전류용 VDMOS 소자를 one-chip하는 공정 기술을 구현하였으며, 스마트 IC(Smart IC)의 신호 처리용으로 주로 사용되는 바이폴라 소자의 성능 향상을 위하여 PAS를 이용한 고집적도, 고주파용 PSA 소자 제조 과정을 구현하였으며 동시에 20V급 이상의 고내압 바이폴라 소자의 공정 과정도 수용하였다. 또한 집적화가 용이하도록 VDMOS의 드레인 전극을 기판이 아닌 평면위에서 배선하도록 공정 설계를 하였고, 이 과정에서 VDMOS의 on-저항 특성 향상과 바이폴라 소자의 콜렉터 직렬 저항 감소를 위해 요구되는 sink 확산 공정시 측면 확산에 의ㅎ한 전기적 특성 저하를 방지하기 위하여 이중 트랜치 공정을 사용한 BCD 소자의 제조 방법이 제시된다.
-
-
-
-
-
-
-
-
-
Search Results
202
records
(took 0.022 seconds)
