公开(公告)号：KR101857214B1

公开(公告)日：2018-05-14

申请号：KR1020110139142

申请日：2011-12-21

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  임종원 ,  이상흥 ,  윤형섭 ,  주철원 ,  문재경 ,  남은수

IPC: H04B1/06

Abstract: 본발명은하나의기판에다채널안테나를포함하는빔스캔수신기를구현함으로써면적을줄이고제작비용을절감할수 있는다채널빔스캔수신기에관한것이다. 본발명의일 실시예에의한다채널빔스캔수신기는, 다채널안테나, 상기다채널안테나를통해수신한다수의신호중 하나를선택하는스위치, 상기스위치에서선택된신호를 1차증폭하는제 1 저잡음증폭기, 상기 1차증폭된신호를필터링(filtering)하는대역통과필터, 상기필터링된신호를 2차증폭하는제 2 저잡음증폭기및 상기 2차증폭된신호를전압으로변환하는검출기를포함한다.

公开(公告)号：KR1020170106576A

公开(公告)日：2017-09-21

申请号：KR1020160029526

申请日：2016-03-11

Applicant: 한국전자통신연구원

Inventor： 강동민 ,  김동영 ,  김성일 ,  김해천 ,  도재원 ,  민병규 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  장유진 ,  정현욱 ,  조규준 ,  주철원

IPC: H03F1/02 ,  H03F1/56 ,  H03F3/60 ,  H03F3/68 ,  H01L23/66 ,  H01L23/00

CPC classification number: H01L2224/49175

Abstract: 본발명은전력소자가구비된기판에관한것이다. 본발명에따르면, 한쌍의제1 마커및 한쌍의제2 마커가형성된메탈캐리어, 상기메탈캐리어상에구비되며, 입력단이상기한 쌍의제1 마커중 어느하나에대응되고, 출력단이상기한 쌍의제1 마커중 나머지하나에대응되도록배치되는전력소자, 상기전력소자의일 측에배치되는입력정합부및 상기전력소자의타 측에배치되는출력정합부를포함하며, 상기한 쌍의제2 마커는상기한 쌍의제1 마커의외측에형성되고, 상기입력정합부의일 측면은상기제2 마커중 어느하나에대응되도록배치되며, 상기출력정합부의일 측면은상기제2 마커중 나머지하나에대응되도록배치되는, 전력소자가구비된기판이제공된다.

Abstract translation: 具有电源的基板技术领域本发明涉及一种设有电源的基板。 根据本发明，一对第一标记物和一对金属载体2，一标记形成时，它被设置在所述金属载体上，该输入级移相器对第一标记中的一个的相应的一个，输出移相器对第一 并且输出匹配部分设置在电源的另一侧上，其中该对第二标记布置在电源的另一侧上， 其中，所述输入匹配单元的一侧对应于所述第二标记中的一个，所述输出匹配单元的一侧对应于所述第二标记中的另一个， 提供衬底。

公开(公告)号：KR1020170095453A

公开(公告)日：2017-08-23

申请号：KR1020160016412

申请日：2016-02-12

Applicant: 한국전자통신연구원

Inventor： 김동영 ,  강동민 ,  김성일 ,  김해천 ,  도재원 ,  민병규 ,  안호균 ,  윤형섭 ,  이상흥 ,  이종민 ,  임종원 ,  장유진 ,  정현욱 ,  조규준 ,  주철원

IPC: H01Q9/04 ,  H01Q13/10 ,  H01Q13/20 ,  H01Q1/38

CPC classification number: H01Q9/0407 ,  H01Q1/50 ,  H01Q9/0442

Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.

Abstract translation: 本发明涉及贴片天线，并且根据本发明实施例的贴片天线包括：堆叠的多个介电层; 至少一个金属图案层，介于多层基板的中心区域外的多个介电层之间; 天线贴片，设置在所述多层基板的上表面上并位于所述中央区域中; 设置在多层基板的下表面上的接地层; 多个连接通孔图案，其通过所述多个电介质层电连接所述金属图案层和所述接地层并且围绕所述中心区域; 第一传输线部分，其设置在所述多层基板的上表面上并且位于所述中心区域的外侧;以及第二传输线部分，其设置在所述多层基板的上表面上并且位于所述中央区域中; 以及位于多层衬底的中心区域内的第二传输线部分下方的阻抗转换器。

公开(公告)号：KR1020160112745A

公开(公告)日：2016-09-28

申请号：KR1020150038995

申请日：2015-03-20

Applicant: 한국전자통신연구원

Inventor： 주철원

IPC: G01R31/26 ,  G01R1/04

CPC classification number: G01R31/2601 ,  G01R1/0408 ,  G01R31/2619

Abstract: 본발명은반도체소자테스트장치에관한것이다. 본발명의일 실시예에따르면, 테스트를위한반도체소자가실장된패키지가수용되는제1 소켓및 상기제1 소켓과결합하는제2 소켓을포함하며, 상기제1 소켓은, 상기제1 소켓의상단부에형성된것으로서, 상기패키지를수용하기위한캐비티가형성되고, 상기캐비티의양 측단에상기패키지의입력및 출력단자를거치하기위한제1 접촉패드가구비되며, 상기제1 접촉패드와전기적으로연결되는제2 접촉패드가구비된제1 기판, 상기제1 소켓의하단부에형성된것으로서, 상기반도체소자에열을가하기위한히터및 상기제2 접촉패드에연결되어외부전원으로부터소정의신호를전달받거나상기패키지의출력단자로부터상기외부전원으로출력신호를전달하기위한신호전달부를포함하고, 상기제2 소켓은, 상기반도체소자의온도를측정하기위한온도감지부및 상기패키지의입력및 출력단자상에배치되어상기패키지의입력및 출력단자와상기제1 접촉패드를접촉시키는돌출부가구비된절연부를포함하는반도체소자테스트장치가제공된다.

Abstract translation: 本发明涉及一种用于半导体器件的测试装置。 本发明提供一种用于半导体器件的测试装置，其包括：第一插座，其中容纳具有安装在其上的用于测试的半导体器件的封装; 以及耦合到所述第一插座的第二插座，其中所述第一插座包括：形成在所述第一插座的上端的第一衬底，具有适于容纳所述包装的腔，用于保持输入和输出的第一接触垫 所述封装的端子，所述第一接触焊盘设置在所述空腔的相对端，以及分别电连接到所述第一接触焊盘的第二接触垫，形成在所述第一插座的下端处并加热所述半导体器件的加热器 以及信号发送单元，其连接到所述第二接触焊盘以从外部电源接收预定信号或者将来自所述封装的输出端子的输出信号发送到所述外部电源，并且其中所述第二插座包括温度 用于测量半导体器件的温度的检测单元和包括布置在t的输入和输出端子上的突起的绝缘部分 他封装并使封装的输入和输出端与第一接触焊盘接触。 根据本发明的半导体器件的测试装置可以在室温下测试半导体器件的高温下的电特性和可靠性以及半导体器件的电特性。

公开(公告)号：KR101616157B1

公开(公告)日：2016-04-27

申请号：KR1020120077726

申请日：2012-07-17

Applicant: 한국전자통신연구원

Inventor： 장우진 ,  임종원 ,  안호균 ,  고상춘 ,  배성범 ,  주철원 ,  박영락 ,  문재경 ,  남은수

IPC: H01L29/78 ,  H01L21/336

Abstract: 게이트전극과드레인전극사이에형성되는필드플레이트를통해소자의항복전압을높이는동시에제조공정을더욱용이하게할 수있는전력반도체소자및 그제조방법을제공한다. 본발명의일 실시예에의한전력반도체소자는, 기판상에형성되는소스전극과드레인전극, 상기소스전극과상기드레인전극사이에상기두 전극보다낮은높이로형성되며, 상기기판이노출되는식각부를포함하는유전층, 상기식각부상에형성되는게이트전극, 상기게이트전극과상기드레인전극사이의유전층상에형성되는필드플레이트및 상기필드플레이트와상기소스전극을연결하는메탈을포함한다.

公开(公告)号：KR101596079B1

公开(公告)日：2016-02-22

申请号：KR1020120062664

申请日：2012-06-12

Applicant: 한국전자통신연구원

Inventor： 안호균 ,  임종원 ,  배성범 ,  고상춘 ,  박영락 ,  장우진 ,  문재경 ,  남은수 ,  김정진 ,  주철원

IPC: H01L21/336 ,  H01L29/78

Abstract: 별도의리소그라피공정과그에따른추가적인공정단계없이전계전극을형성함으로써제조비용을낮추고소자의안정성및 생산성을향상시킬수 있는전계효과트랜지스터및 그제조방법을제공한다. 본발명의일 실시예에의한전계효과트랜지스터의제조방법은, 기판상에활성층, 캡층, 오믹금속층및 절연막을순차적으로형성하는단계; 상기절연막상에다층의감광막을형성하는단계; 상기다층의감광막을패터닝하여게이트전극을위한제 1 개구부및 전계전극을위한제 2 개구부를포함하는감광막패턴을형성하는단계; 상기감광막패턴을식각마스크로이용하여상기절연막을식각하되, 상기제 1 개구부를통해상기캡층이노출되도록상기제 1 개구부내의절연막을더욱깊게식각하는단계; 상기제 1 개구부를통해절연막이식각되어노출된캡층을식각하여게이트리쎄스영역을형성하는단계; 및상기게이트리쎄스영역과, 상기식각된절연막상에금속을증착하여게이트-전계전극층을형성하는단계를포함한다.

公开(公告)号：KR1020140080750A

公开(公告)日：2014-07-01

申请号：KR1020120146827

申请日：2012-12-14

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  윤형섭 ,  임종원 ,  이상흥 ,  김성일 ,  강동민 ,  남은수 ,  문재경

IPC: G01R31/26

CPC classification number: G01R1/0466 ,  G01R1/0458

Abstract: According to an embodiment of the present invention, a semiconductor device testing apparatus comprises a first socket accommodating a package on which a semiconductor device to be tested is mounted; and a second socket coupled to the first socket. The first socket includes an upper part having a hole accommodating the package and a terminal pad formed at both side ends of the hole to hold input and output terminals of the package; and a lower part having a heating room, which accommodates a heater to heat the semiconductor device, and a temperature sensing part for measuring the temperature of the semiconductor device in the heating room. The second socket comprises a probe card with a pattern to receive a test signal from an external power source.

Abstract translation: 根据本发明的一个实施例，一种半导体器件测试装置包括容纳封装的第一插座，其上安装有要测试的半导体器件; 以及耦合到第一插座的第二插座。 第一插座包括具有容纳封装的孔的上部和形成在孔的两个侧端处以保持封装的输入和输出端子的端子焊盘; 以及具有加热室的下部，其容纳用于加热半导体器件的加热器，以及用于测量加热室中的半导体器件的温度的温度检测部。 第二插座包括具有从外部电源接收测试信号的模式的探针卡。

公开(公告)号：KR1020140080574A

公开(公告)日：2014-07-01

申请号：KR1020120144126

申请日：2012-12-12

Applicant: 한국전자통신연구원

Inventor： 윤형섭 ,  민병규 ,  임종원 ,  안호균 ,  김성일 ,  이상흥 ,  강동민 ,  주철원 ,  문재경

IPC: H01L29/778 ,  H01L29/40 ,  H01L29/423 ,  H01L29/66 ,  H01L29/20 ,  H01L21/285 ,  H01L21/28 ,  H01L29/201

CPC classification number: H01L29/66462 ,  H01L21/02118 ,  H01L21/0217 ,  H01L21/02178 ,  H01L21/0254 ,  H01L21/28264 ,  H01L21/28593 ,  H01L21/31111 ,  H01L21/31144 ,  H01L29/2003 ,  H01L29/201 ,  H01L29/205 ,  H01L29/404 ,  H01L29/42316 ,  H01L29/42376 ,  H01L29/778 ,  H01L29/7786

Abstract: Provided is a field effect transistor. The transistor includes a capping layer provided on a substrate; source and drain ohmic electrodes spaced apart from each other on the capping layer; first and second insulating layers sequentially laminated on the capping layer to cover the source and drain ohmic electrodes; a Γ-shaped gate electrode including a leg part passing through the second insulating layer, the first insulating layer, and the capping layer and connected with the substrate between the source and drain ohmic electrodes and a head part extended to the second insulating layer; a first planarization layer provided on the second insulating layer to cover the Γ-shaped gate electrode; and a first electrode passing through the first planarization layer and the second and first insulating layers, and connected with the source and drain ohmic electrodes while the being extended to the first planarization layer.

Abstract translation: 提供了场效应晶体管。 晶体管包括设置在基板上的封盖层; 源极和漏极欧姆电极在封盖层上彼此间隔开; 顺序层压在覆盖层上以覆盖源极和漏极欧姆电极的第一和第二绝缘层; Γ形栅电极，包括通过第二绝缘层的脚部，第一绝缘层和覆盖层，并且与源极和漏极欧姆电极之间的衬底连接，以及延伸到第二绝缘层的头部; 设置在所述第二绝缘层上以覆盖所述Γ形栅电极的第一平坦化层; 以及穿过第一平坦化层和第二和第一绝缘层的第一电极，并且在被延伸到第一平坦化层的同时与源极和漏极欧姆电极连接。

公开(公告)号：KR1020130126840A

公开(公告)日：2013-11-21

申请号：KR1020120047360

申请日：2012-05-04

Applicant: 한국전자통신연구원

Inventor： 주철원 ,  김해천 ,  윤형섭 ,  장우진 ,  이상흥 ,  김동영 ,  임종원 ,  강동민 ,  안호균 ,  이종민 ,  남은수

IPC: H01L23/48 ,  H01L23/34

CPC classification number: H01L29/2003 ,  H01L24/05 ,  H01L24/06 ,  H01L24/16 ,  H01L29/41758 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05568 ,  H01L2224/056 ,  H01L2224/06135 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81815 ,  H01L2924/00014

Abstract: The present invention relates to a GaN (gallium nitride)-based compound power semiconductor device and a manufacturing method thereof. The gallium nitride-based compound power semiconductor device comprises a gallium nitride-based compound element growing on a wafer; a contact pad including a source, a drain and a gate on the gallium nitride-based compound element; a module substrate to which the gallium nitride-based compound element is bonded with a flip chip; a bonding pad formed on the module substrate; and a bump formed on the bonding pad of the module substrate to bond the contact pad and the bonding pad with the flip chip. According to the present invention, processing costs are low by forming the bump on the substrate with a front process (wafer level). According to the present invention, heat generated in an AlGaN HEMT element is quickly discharged becuase a subsource contact pad and subdrain contact pad of the substrate is formed on the substrate. According to the present invention, the heat generated in the AlGaN HEMT element is effectively discharged by forming a via hole on the substrate and filling the via hole with conductive metal.

Abstract translation: 本发明涉及一种GaN（氮化镓））复合功率半导体器件及其制造方法。 氮化镓基复合功率半导体器件包括在晶片上生长的氮化镓基化合物元素; 接触焊盘，其包括在所述氮化镓基复合元件上的源极，漏极和栅极; 所述氮化镓系复合元件与倒装芯片接合的模块基板; 形成在所述模块基板上的焊盘; 以及形成在模块基板的焊盘上的凸块，以将接触焊盘和焊盘与倒装芯片接合。 根据本发明，通过用前处理（晶片级）在基板上形成凸块来加工成本低。 根据本发明，在AlGaN HEMT元件中产生的热量由于子源接触焊盘而快速放电，并且在衬底上形成衬底的亚临界接触焊盘。 根据本发明，通过在基板上形成通孔并用导电金属填充通孔来有效地排出在AlGaN HEMT元件中产生的热量。

公开(公告)号：KR101306986B1

公开(公告)日：2013-09-26

申请号：KR1020100020912

申请日：2010-03-09

Applicant: 한국전자통신연구원

Inventor： 주철원

IPC: H01L21/208

Abstract: 본 발명은 박막 형성 장치에 관한 것으로, 기판을 수용하는 챔버와, 상기 챔버 내에 설치되어 상기 기판에 용액을 제공하는 스프레이 노즐과, 그리고 상기 챔버 내에 설치되어 상기 기판을 가열하는 히터를 포함할 수 있다. 상기 히터는 상기 기판이 균일한 온도를 갖게끔 가열하고, 상기 스프레이 노즐은 상기 기판에 상기 용액을 스프레이식으로 제공할 수 있다. 본 발명에 의하면, 상기 기판 상에 원하는 화학조성 및/또는 균일한 두께의 박막을 형성할 수 있다.