Abstract:
본 기술은 다중 대역의 주파수 발진에 적합한 트랜스포머 기반의 전압 제어 발진기에 관한 것이다. 본 기술은 전압 제어 발진기에 있어서, 1차 코일 및 상기 1차 코일에 대응되는 2차 코일을 포함하는 트랜스포머 기반의 공진부; 및 상기 공진부의 양단에 독립적으로 연결된 상보형 능동 소자를 포함한다. 본 기술에 따르면, 공진부의 양 단에 상보형 능동 소자를 독립적으로 연결시킴으로써, 공진부의 위상에 따라 차동 혹은 공통 모드로 동작하는 전압 제어 발진기를 제공할 수 있다. 또한, 공진부의 양단에 다중 대역의 발진 루프를 구성하는 상보형 능동 소자를 독립적으로 연결시키고, 스위치부를 통해 다중 대역의 발진 루프 중 적어도 하나의 대역의 발진 루프를 선택함으로써, 다중 대역의 공진 주파수를 발진하는데 적합한 전압 제어 발진기를 제공할 수 있다.
Abstract:
LC 전압제어 발진기가 개시된다. 본 발명의 일 실시예에 따르면, 양단이 출력 노드에 연결되는 1 이상의 인덕터 및 상기 인덕터와 병렬 연결되는 1 이상의 커패시터를 포함하는 LC 공진회로, 및 한 쌍 이상의 스위칭 트랜지스터를 포함하는 증폭회로를 포함하고, 상기 쌍을 이루는 스위칭 트랜지스터의 드레인은 각각 상기 출력 노드에 연결되며, 각각의 게이트와 드레인은 입력 신호에 따라 다른 특성을 나타내는 가변 커패시턴스 블록을 통해 상호 연결되는 것을 특징으로 하는 LC 전압제어 발진기가 제공된다.
Abstract:
본 발명은 1개의 가산기를 이용하여 효율적인 절대차 연산이 가능한 절대차 연산 장치에 관한 것이다. 본 발명에 따른 절대차 연산 장치는,2개의 정수간 크기를 비교하는 비교기; 상기 비교기에 의한 비교 결과에 따라 상기 2개의 정수중 하나를 각각 선택하여 출력하는 제1 및 제2 선택기; 상기 제2 선택기의 선택 결과값을 보수 처리하는 인버터; 및 상기 제1 선택기의 선택 결과값과 상기 인버터에 의해 보수 처리된 값과 1을 가산하는 가산기를 포함한다.
Abstract:
PURPOSE: A lithium metal powder-carbon powder composite is provided to inhibit cell volume change and a lithium dendrite formation, thereby remarkably improving cycle lifetime of a lithium metal secondary battery. CONSTITUTION: A lithium metal powder-carbon powder composite anode is formed on the current collector; a negative electrode layer containing lithium metal particle and carbon particle. In the negative electrode layer, a lithium metal particle with an average particle diameter of 5-50 micron and a carbon particle with an average particle diameter of 5-30 micron are uniformly mixed and physically connected with each other. A lithium metal secondary battery includes a negative electrode; a positive electrode; a separator between the positive electrode and negative electrode; and electrolyte injected into the same. [Reference numerals] (AA) Binding material; (BB) Conductive material particle; (CC) Carbon particle; (DD) Lithium metal particle; (EE) Copper current collector layer; (FF) Lithium metal-carbon composite layer
Abstract:
PURPOSE: A sound sensing circuit and an amplifying circuit thereof provide a stable bias voltage without using a source follower and obtain the amplifying circuit of a small size. CONSTITUTION: A sound sensing circuit(100) comprises a sensor unit(110), an amplifying unit(130), and a bias voltage generating unit(120). The sensor unit responses the sound pressure of acoustic signals, thereby generating AC signals. The amplifying unit receives the AC signals, thereby amplifying the same. The bias voltage generating unit generates the bias voltage for the amplifying unit. The bias voltage generating unit includes a current source and a current-voltage converting circuit. The current source provides a power current. The current-voltage converting circuit converts the power current into the bias voltage and reduces noise caused by the power current. [Reference numerals] (120) Bias voltage generating unit; (130) Amplifying unit
Abstract:
PURPOSE: A DC to DC converter is provided to minimize operation power by blocking the power of an unnecessary internal device in a PFM mode. CONSTITUTION: A switch unit(110) generates an output voltage to drive a load. An output voltage monitoring unit(120) includes a reference voltage generator(123) to generate a reference voltage and a reference voltage capacitor(124) to maintain the reference voltage. A switch control unit(130) controls a switch unit by operating in a PWM(Pulse Width Modulation) mode or a PFM(Pulse Frequency Modulation) mode using a signal of the output voltage monitoring unit. A mode determination and power block unit(140) sets an operation mode of the switch control unit to the PWM mode or the PFM mode according to the size of a load. The mode determination and power block unit blocks the power of the reference voltage generator in the PFM mode. [Reference numerals] (110) Switch unit; (120) Output voltage monitoring unit; (123) Reference voltage generator; (130) Switch control unit; (131) PWM controller; (132) Clock generator; (133) PFM controller; (134) Pulse generator; (135) Backflow detector; (136) Switch controller; (140) Mode determination and power block unit; (AA) Input; (BB) Output; (CC) Mode; (DD) Power; (EE) Error amplifier; (FF) Comparator; (GG) Output current; (HH) Burst counter;
Abstract:
PURPOSE: A driving method of a sensorless BLDC(Brushless Direct Current) motor system and a sensorless BLDC motor is provided to vary the timing of floating a coil and supplying power to the coil according to a determined driving method. CONSTITUTION: A BLDC motor(110) includes first to third coils. A comparator(140) compares a voltage of a specific coil among the first to third coils and a neutral point voltage. A motor controller(150) generates first and second coil control signals based on the comparison result. A three-phase inverter(120) supplies a power voltage or a ground voltage to the specific coil by responding the first and second coil control signals. A mode selector(160) selects a driving method of the BLDC motor by controlling specific time. [Reference numerals] (140) Comparator; (150) Motor controller; (160) Mode selector
Abstract:
본 발명에 따른 스위칭 회로는 동적 문턱 전압을 갖는 DT-CMOS(Dynamic Threshold - Complementary Metal Oxide Semiconductor) 트랜지스터를 스위칭 소자로 이용하여 정상 모드시에는 낮은 문턱 전압을 유지하도록 하여 전류 구동력을 향상시키면서 도통 손실을 감소시키고, 대기 모드시에는 높은 문턱전압을 유지하도록 하여 전력 소모를 최소화할 수 있다. 따라서, 본 발명에 따른 스위칭 회로를 DC-DC 변환기에 적용하면, 정상 모드시 도통 손실을 줄여 전력 변환 효율을 더 높일 수 있고 대기 모드시 전력 소모를 최소화할 수 있으므로, 휴대기기의 배터리 사용시간을 최대화할 수 있어 점차 소형화되어가는 휴대기기 전원 장치에 유용하게 사용할 수 있는 효과가 있다. 동적 문턱 전압(Dynamic Threshold voltage), DT-CMOS, 스위칭 소자(Switching device), DC-DC 변환기(DC-DC Converter), 펄스 폭 변조(Pulse Width Modulation), 온 저항(On-resistance), 누설전류(Leakage current)
Abstract:
PURPOSE: A pipeline analog/digital converter is provided to reduce power consumption and chip area of pipeline ADC by minimizing sampling error without using SHA in a pipeline ADC. CONSTITUTION: A sub ranging ADC converts an analog signal to a digital signal. A digital correcting circuit outputs a digital signal by correcting a digital signal outputted from sub ranging ADC. A clock signal generator(350) offers the first and the second clock signal to the ADC. A sampling error reducing unit(360) reduces the sampling error at the first sub ranging ADC. The first sub ranging ADC is composed of the flash ADC and MDAC(Multiplying Digital-to-Analog Converter).
Abstract:
PURPOSE: An offset voltage compensation circuit is provided to compensate for an offset voltage in a digital analog converter by applying a signal which enables an offset voltage compensation mode to the front end of the digital analog converter. CONSTITUTION: A comparator(220) outputs comparison result between two comparison voltages. An up/down counter(231) outputs an up-counted or down-counted output signal according to the output signal of the comparator. A current digital to analog converter(233) controls the size of the comparison voltage by controlling a current which flows into a node according to the output signal of the up/down counter. A digital to analog converter(210) is installed in the front end of the comparator. The comparator receives the output signal of the digital analog converter as an input signal.