-
公开(公告)号：KR101370509B1
公开(公告)日：2014-03-06
申请号：KR1020120019349
申请日：2012-02-24
Applicant: 서울대학교산학협력단
IPC: G11C16/02 , H01L27/115 , H01L21/8247
CPC classification number: G11C11/40 , G11C5/02 , G11C16/04 , G11C16/0483 , G11C16/06 , G11C16/10 , G11C2213/71 , H01L27/11573 , H01L27/11582 , H01L29/792
Abstract: 본 발명은 수직으로 적층되는 층수가 늘어나더라도 층 선택을 위한 SSL 수의 증가를 최소화하여 불필요한 면적 소모를 없앨 수 있는 LSM(Layer Selection by Multi-level operation)이 가능한 3차원 적층형 낸드 플래시 메모리 어레이 및 그 동작방법에 관한 것이다.
-
公开(公告)号：KR1020130097562A
公开(公告)日：2013-09-03
申请号：KR1020120019304
申请日：2012-02-24
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247 , G11C16/06
CPC classification number: H01L27/11575 , H01L27/0688 , G11C16/12 , G11C16/30 , H01L27/2463 , H01L27/2481
Abstract: PURPOSE: A NAND flash memory array having a 3D star structure and an operation method thereof are provided to easily increase the degree of integration in a memory device by arranging unit building structures at regular intervals in an x-axis direction or a y-axis direction. CONSTITUTION: A cell formation part (300) includes cell gates. The cell gates have yz planes. A string selection part (200) consists of string selection transistors and string selection bars. A contact part (100) consists of an active line connection part and a bit line contact part. The bit line contact part is connected to one end of the active line connection part.
Abstract translation: 目的：提供具有3D星型结构的NAND闪存阵列及其操作方法，以便通过在x轴方向或y轴方向上以规则间隔布置单元构造结构来容易地增加存储器件中的集成度 。 构成：电池形成部（300）包括电池栅极。 单元格门有yz平面。 字符串选择部分（200）由字符串选择晶体管和字符串选择条组成。 接触部分（100）由有源线路连接部分和位线接触部分组成。 位线接触部分连接到有源线路连接部分的一端。
-
公开(公告)号：KR1020130078222A
公开(公告)日：2013-07-10
申请号：KR1020110147035
申请日：2011-12-30
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/6653 , H01L29/665 , H01L29/6656 , H01L29/6659 , H01L29/7833
Abstract: PURPOSE: A method for manufacturing a semiconductor device and a related device are provided to prevent the exposure of a substrate by forming a deep junction in a substrate. CONSTITUTION: A device isolation layer (13) is formed on a substrate. An active area (12) is defined in the device isolation layer. A gate dielectric layer (15) is formed on the active region. A gate electrode (17) is formed on the gate dielectric layer. The active region includes P-type or N type impurities.
Abstract translation: 目的：提供一种用于制造半导体器件和相关器件的方法，以通过在衬底中形成深结而防止衬底的暴露。 构成：在衬底上形成器件隔离层（13）。 活动区域（12）被定义在设备隔离层中。 在有源区上形成栅介质层（15）。 在栅极电介质层上形成栅电极（17）。 有源区包括P型或N型杂质。
-
公开(公告)号：KR1020130063175A
公开(公告)日：2013-06-14
申请号：KR1020110129558
申请日：2011-12-06
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L29/0673 , H01L29/7854 , H01L29/78648 , H01L29/78696 , H01L29/772
Abstract: PURPOSE: A field effect transistor having a back-gate and a method for forming the same are provided to effetely restrain an off-state leakage current and to secure a semiconductor device having excellent electrical properties. CONSTITUTION: A back-bias region(37) is formed on a substrate(11). A filling isolation layer(15) covers the substrate and the back-bias region. A body is partly overlapped with the back-bias region. A drain(47) is contacted with the body. A gate electrode(25) covers the upper and the lateral surface of the body.
Abstract translation: 目的：提供具有背栅的场效应晶体管及其形成方法，以有效地抑制截止状态的漏电流并确保具有优异电性能的半导体器件。 构成：在衬底（11）上形成背偏置区（37）。 填充隔离层（15）覆盖基板和背偏置区域。 身体部分地与背偏置区域重叠。 排水口（47）与身体接触。 栅电极（25）覆盖主体的上表面和侧表面。
-
105.发明授权
公开(公告)号：KR101263309B1
公开(公告)日：2013-05-10
申请号：KR1020110064390
申请日：2011-06-30
Applicant: 서울대학교산학협력단
IPC: H01L27/115 , H01L21/8247
Abstract: 본발명은저항성메모리소자의제조방법및 이에따라제조된저항성메모리소자에관한것으로, 더욱상세하게는각 셀당상부전극이하부전극을향하여하나의뾰족한돌출부를갖도록측벽및 스페이서공정을이용하여저항성메모리소자를제조하는방법과이에의하여제조된저항성메모리소자에관한것이다.
-
Patent Agency Ranking
公开(公告)号：KR101208969B1
公开(公告)日：2012-12-06
申请号：KR1020100056778
申请日：2010-06-15
Applicant: 서울대학교산학협력단
IPC: H01L29/78 , H01L21/336
Abstract: 본발명은단전자트랜지스터및 그공정방법에관한것으로, 더욱상세하게는리세스된(recessed) 채널을갖도록함으로써, 누설전류로작용하는 MOSFET 성분전류를최대한줄이면서, 양자점에영향을미치는컨트롤게이트의커패시턴스값이최소가되도록하여동작온도를높일수 있는함은물론, 상기리세스된채널과일함수차이가나는물질을양측사이드게이트로형성함으로써, 종래와같은바이어스인가없이도일함수차이로채널에터널링장벽이형성되도록한 일함수차이를이용한확장된리세스채널을갖는단전자트랜지스터및 그공정방법에관한것이다.
-
公开(公告)号：KR101195544B1
公开(公告)日：2012-10-29
申请号：KR1020110015243
申请日：2011-02-21
Applicant: 서울대학교산학협력단
IPC: H01L29/786
Abstract: 본 발명은 박막 트랜지스터의 제조방법에 관한 것으로, 더욱 상세하게는 습식 식각시 발생되는 언더컷 현상을 적극 이용하여 게이트 전극의 에지 부분을 라운딩된 형태로 제작함으로써, 험프(hump)의 발생을 방지하고 동시에 온전류(on current)를 향상시킬 수 있는 에지 부분이 라운딩된 게이트를 갖는 박막 트랜지스터의 제조방법에 관한 것이다.
-
公开(公告)号：KR101147527B1
公开(公告)日：2012-05-21
申请号：KR1020100053645
申请日：2010-06-08
Applicant: 서울대학교산학협력단
IPC: H01L29/775
Abstract: 본 발명은 단전자 트랜지스터 및 그 제조방법에 관한 것으로, 더욱 상세하게는 채널 영역과 일함수 차이가 나는 물질을 측벽 스페이서 게이트로 형성하여, 이러한 일함수 차이로 채널에 터널링 장벽이 형성되는 성질을 이용한 단전자 트랜지스터 및 그 제조방법에 관한 것이다.
-
公开(公告)号：KR1020120049720A
公开(公告)日：2012-05-17
申请号：KR1020100111121
申请日：2010-11-09
Applicant: 삼성전자주식회사 , 서울대학교산학협력단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G2300/0842 , G09G2310/0251 , G09G3/30 , G09G3/32
Abstract: PURPOSE: A driving method of an active type display device is provided to recover threshold voltage of a thin film transistor by applying negative bias voltage to a drain electrode of a switching transistor. CONSTITUTION: A switching transistor is connected to a pixel. Negative bias voltage is applied to the switching transistor. The negative bias voltage is applied before charging each pixel. Threshold voltage of the switching transistor is recovered. The negative bias voltage is applied to a drain electrode of the switching transistor.
Abstract translation: 目的：提供一种有源型显示装置的驱动方法，通过向开关晶体管的漏极施加负偏置电压来恢复薄膜晶体管的阈值电压。 构成：开关晶体管连接到像素。 负偏置电压施加到开关晶体管。 在对每个像素充电之前施加负偏压。 恢复开关晶体管的阈值电压。 负偏压施加到开关晶体管的漏电极。
-
公开(公告)号：KR101110736B1
公开(公告)日：2012-02-15
申请号：KR1020090100345
申请日：2009-10-21
Applicant: 서울대학교산학협력단
IPC: H01L29/78
Abstract: 본 발명은 확장된 채널을 갖는 단전자 트랜지스터 및 그 공정방법에 관한 것으로, 리세스된 실리콘 핀에 채널이 형성되도록 함으로써, 채널길이를 길게 확장하여 누설전류로 작용하는 MOSFET 전류를 획기적으로 줄일 수 있고, 열산화공정 및 측벽공정에 의하여 양자점에 영향을 미치는 컨트롤 게이트의 커패시턴스 값이 최소가 되도록 함으로써, 동작온도를 높일 수 있는 효과가 있다.
리세스, 채널, 양자점, 단전자, 트랜지스터, SET
-
-
-
-
-
-
-
-
-
Search Results
152
records
(took 0.029 seconds)
