-
公开(公告)号：KR100810501B1
公开(公告)日：2008-03-07
申请号：KR1020060074089
申请日：2006-08-07
Applicant: 한국전자통신연구원
IPC: H03L7/16
CPC classification number: H03K23/667 , H03L7/0898 , H03L7/093 , H03L7/099 , H03L7/193
Abstract: 본 발명은 위상고정루프(PLL)를 이용한 광대역 다중모드 주파수 합성기로 다중모드 프리스케일러, 위상검출기/전하펌프, 스왈로우 방식의 분주기, 광대역 저위상잡음을 갖는 스위칭 뱅크 LC공조 전압제어발진기로 구성된다. 상기 다중모드 프리스케일러는 5개 모드로 동작하며, 12 GHz까지 분주한다. 상기 발명의 광대역 주파수 합성기는 2 GHz~ 9 GHz사이에서 동작하는 WLAN/HIPERLAN/DSRC/UWB 시스템등 여러 용도에 사용할 수 있다.
본 발명의 광대역 다중모드 주파수 합성기는 기준 고주파 신호와 피드백 고주파 신호의 주파수 및 위상을 비교하는 주파수/위상 검출기; 상기 주파수/위상 검출기의 비교 결과를 전류로 나타내기 위한 전하펌프; 상기 전하펌프 출력 전류의 누적값을 전압으로 나타내기 위한 루프필터; 상기 루프필터의 출력 전압에 대응하는 주파수를 가진 발진 신호를 생성하기 위한 전압제어 발진기; 및 상기 전압제어 발진기의 출력 신호를 지정되는 정수값 만큼 분주하여 상기 피드백 신호로 출력하기 위한 가변 분주기를 포함하는데, 밴드 선택에 따라, 상기 전하펌프의 단위 펌핑 전하량, 상기 루프필터의 회로상수값, 상기 전압제어 발진기의 회로상수값, 상기 가변 분주기의 분주수 중 적어도 2개 이상이 조절되는 것을 특징으로 한다.
주파수 합성기, 가변 분주기, VCO, 프리스케일러, PLL-
公开(公告)号：KR100801962B1
公开(公告)日：2008-02-12
申请号：KR1020060119423
申请日：2006-11-30
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/0682 , H03M1/167 , H03M1/804
Abstract: A multi-bit pipeline analog-to-digital converter is provided to improve an operation speed and performance of an MDAC(Multiplying Digital to Analog Converter) by constantly maintaining input common mode voltages irrespective of an input digital code. First and second differential capacitors(100,200) store an analog input voltage and include plural sampling capacitors. An amplifier(300) amplifies a remaining voltage from the first and second differential capacitors and outputs the amplified result. An N-bit flash ADC(400) is connected to an input terminal of an MADC. A decoding circuit(500) controls the voltages which are applied on the first and second differential capacitors through first to third switches, according to a digital code which is outputted from the N-bit flash ADC. When the digital codes are not matched, the third switch coupled between lower plates of the first and second differential capacitors is turned on, so that a sum of stored charges in the first and second differential capacitors is set to zero.
Abstract translation: 提供多位流水线模数转换器，通过不考虑输入数字代码不间断地保持输入共模电压来提高MDAC（乘法数模转换器）的运行速度和性能。 第一和第二差分电容器（100,200）存储模拟输入电压并且包括多个采样电容器。 放大器（300）放大来自第一和第二差分电容器的剩余电压，并输出放大结果。 N位闪存ADC（400）连接到MADC的输入端。 解码电路（500）根据从N位闪存ADC输出的数字代码，通过第一至第三开关来控制施加在第一和第二差分电容器上的电压。 当数字代码不匹配时，耦合在第一和第二差分电容器的下板之间的第三开关导通，使得第一和第二差分电容器中存储的电荷的总和被设置为零。
-
公开(公告)号：KR100711525B1
公开(公告)日：2007-04-27
申请号：KR1020050052149
申请日：2005-06-17
Applicant: 한국전자통신연구원
IPC: H03K19/0175
Abstract: 본 발명의 저전압 차동신호 구동회로는, 전원전압 단자와 접지 단자 사이에 설치되며 제1 및 제2 차동 입력 신호에 따라 제1 및 제2 출력 단자로 제1 및 제2 차동 출력 신호를 각각 출력하는 차동 신호 출력부, 및 상기 제1 및 제2 차동 출력 신호의 DC 옵셋 전압에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부를 포함하며, 상기 차동 신호 출력부는, 상기 제 1 및 제 2 차동 출력 신호를 일정한 크기로 유지시키는 전류원, 상기 제 1 및 제 2 차동 출력 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 가변부하부, 및 상기 제 1 및 제 2 차동 출력 신호를 상호 궤환시키는 양궤환 래치를 포함하는 것을 특징으로 한다. 본 발명의 저전압 차동신호 구동회로는 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공하여, 저전압 동작환경에 적용이 용이하다.
저전압, 차동신호, 공급전원, 동작온도, 귀환, 위상, 옵셋, 커먼모드-
公开(公告)号：KR1020060058791A
公开(公告)日：2006-06-01
申请号：KR1020040097479
申请日：2004-11-25
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0604 , H03M1/1215 , H03M1/167 , H03M1/804
Abstract: 본 발명의 다중 경로 아날로그 디지털 변환기는 별도의 오프셋 보정회로의 추가 없이, 우수한 오프셋 제거를 달성한다.
다중 파이프 라인 아날로그 디지털 변환기는 아날로그 디지털 변환기 및 멀티 플라잉 디지털 아날로그 변환기를 포함하며, 상기 멀티 플라잉 디지털 아날로그 변환기는 샘플링 구간 동안 증폭기의 동작을 최적화 하거나, 증폭기의 보상 커패시터의 용량을 증가시키거나, 증폭기에 인가되는 바이어스 전류를 조절함으로써 오프셋을 효과적으로 제거할 수 있다.-
公开(公告)号：KR100540176B1
公开(公告)日：2006-01-10
申请号：KR1020000003156
申请日：2000-01-24
IPC: H03L7/00
Abstract: 본 발명은 위상동기루프 장치의 고속 저전압 전하펌프에 관한 것으로 드레인 스위치 전하 펌프 또는 전류원 스위치 전하 펌프 보다 고속 저전압에서 동작할 수 있고 입력 신호 옵셋이 없으며 극히 높은 일정한 출력 부하를 갖는 전하 펌프 회로를 제공하는 것이다. 이를 위하여 본 발명은 출력노드가 루프필터에 접속된 전하펌프를 구비하는 위상고정루프의 상기 전하펌프에 있어서, 소스단이 전원전압에 연결된 충전 트랜지스터; 소스단이 전원전압에 연결되어 있고 게이트단과 드레인단이 상기 충전 트랜지스터의 게이트단에 연결되어 있는 충전 바이어스 트랜지스터; 충전 입력신호를 게이트단으로 입력받고 드레인단이 상기 충전 바이어스 트랜지스터의 드레인에 연결되고 소스단이 제1노드에 연결된 충전 스위칭 트랜지스터; 게이트단과 드레인단이 전하펌프의 출력노드에 연결되어 있고 소스단이 상기 충전 트랜지스터의 드레인단에 연결되어 있는 피 채널 모스트랜지스터 다이오드; 게이트단과 드레인단이 전하펌프의 출력노드에 연결되어 있는 엔 채널 모스트랜지스터 다이오드; 게이트단이 방전 입력신호에 연결되어 있고 드레인단이 상기 엔모스 트랜지스터 다이오드의 소스단에 연결되어 있고 소스단이 상기 제1노드에 연결되어 있는 방전 스위칭 트랜지스터; 및 게이트단으로 바이어스전압를 입력받고 드레인단이 상기 제1노드에 연결되어 있고 소스단이 접지단에 연결된 방전 바이어스 트랜지스터를 포함하여 이루어진다.
충전 트랜지스터, 충전 바이어스 트랜지스터, 충전 스위칭 트랜지스터, 피모스 트랜지스터 다이오드,-
Patent Agency Ranking
公开(公告)号：KR1020040088837A
公开(公告)日：2004-10-20
申请号：KR1020030023213
申请日：2003-04-12
Applicant: 한국전자통신연구원
IPC: H01L27/10
CPC classification number: H01L45/06 , H01L45/1226 , H01L45/126 , H01L45/144 , H01L45/1683 , H01L45/1691
Abstract: PURPOSE: A phase change memory element and a method for manufacturing the same are provided to accomplish low power operation and to improve uniformity by controlling the volume of a phase change region according to the thickness of the first electrode. CONSTITUTION: Electrode patterns(20,30) are formed on the first insulating layer(10). The second insulating layer(50) is formed on the electrode patterns. A contact hole is formed to isolate the first electrode(41) for using the electrode pattern as a heating layer and the second electrode(42) through the second insulating layer and the electrode pattern. A memory layer(65) made of phase change material is formed to contact the sides of the first and second electrode in the contact hole.
Abstract translation: 目的：提供相变存储元件及其制造方法，以通过根据第一电极的厚度控制相变区域的体积来实现低功率操作和改善均匀性。 构成：在第一绝缘层（10）上形成电极图案（20,30）。 第二绝缘层（50）形成在电极图案上。 形成接触孔，以将第一电极（41）用作电极图案作为加热层，而第二电极（42）穿过第二绝缘层和电极图案。 形成由相变材料制成的记忆层（65），以与接触孔中的第一和第二电极的侧面接触。
-
公开(公告)号：KR1020040045513A
公开(公告)日：2004-06-02
申请号：KR1020020073314
申请日：2002-11-23
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A PDP and a method for manufacturing the PDP are provided to achieve a low voltage and low power operation by lowering a plasma generating voltage and improve an effective cell efficiency and discharge response speed. CONSTITUTION: A plasma display panel comprises a first substrate, a second substrate(800), a barrier rib(700), a phosphor layer(850), an electron gun(900), and a discharge electrode. The second substrate is spaced apart from the first substrate and provides a space for discharge gas. The barrier rib defines cells between the first substrate and the second substrate. The phosphor layer is formed on the second substrate. The electron gun is formed on the first substrate and discharges the electrons for discharging the gas. The discharge electrode is formed on the rear surface of the first substrate and applies AC voltage for discharging.
Abstract translation: 目的：提供PDP和制造PDP的方法，通过降低等离子体产生电压并提高有效的电池效率和放电响应速度来实现低电压和低功率操作。 构成：等离子体显示面板包括第一基板，第二基板（800），隔壁（700），荧光体层（850），电子枪（900）和放电电极。 第二基板与第一基板间隔开并提供放电气体的空间。 隔壁限定了第一基板和第二基板之间的单元。 磷光体层形成在第二基板上。 电子枪形成在第一衬底上并排出用于排出气体的电子。 放电电极形成在第一基板的后表面上并施加用于放电的AC电压。
-
公开(公告)号：KR1020030033400A
公开(公告)日：2003-05-01
申请号：KR1020010065158
申请日：2001-10-22
Applicant: 한국전자통신연구원
IPC: H03K19/00
CPC classification number: H03K3/0322 , H03F3/45183 , H03K5/133
Abstract: PURPOSE: A current controlled variable delay circuit is provided to have low phase noise and a high speed switching. CONSTITUTION: The current controlled variable delay circuit comprises a variable current source(500), and a switching transistor part(100) forming a current path between the variable current source and one of the first and the second differential output signal(+Vout,-Vout) of the first or the second potential level in response to the first and the second differential input signal(V+,V-). A differential signal sensing part(200) generates the first and the second differential output signal by amplifying a different between the first and the second differential input signal in response to an output of the switching transistor part and operates in a saturated region. A positive feedback amplification part(300) increases a sensing speed of the differential signal sensing part by receiving an output of the differential signal sensing part as an input. And a potential level decreasing part(400) reduces noise of the first and the second differential output signal by reducing a potential difference between the first and the second differential output signal, and increases a response speed of the first or the second differential output signal responding to the first and the second differential input signal.
Abstract translation: 目的：提供电流控制可变延迟电路以具有低相位噪声和高速切换。 构成：电流控制可变延迟电路包括可变电流源（500）和形成可变电流源与第一和第二差分输出信号（+ Vout，...之一）之间的电流路径的开关晶体管部分（100） Vout）响应于第一和第二差分输入信号（V +，V-）的第一或第二电位电平。 差分信号感测部分（200）通过响应于开关晶体管部分的输出放大第一和第二差分输入信号之间的不同而产生第一和第二差分输出信号，并在饱和区域中工作。 正反馈放大部分（300）通过接收差分信号感测部分的输出作为输入来增加差分信号感测部分的感测速度。 并且电位降低部分（400）通过减小第一和第二差分输出信号之间的电位差来降低第一和第二差分输出信号的噪声，并增加第一或第二差分输出信号响应的响应速度 到第一和第二差分输入信号。
-
公开(公告)号：KR1020020058541A
公开(公告)日：2002-07-12
申请号：KR1020000086651
申请日：2000-12-30
Applicant: 한국전자통신연구원
IPC: H03H11/02
CPC classification number: H03H11/04 , H03H9/46 , H03H11/0427 , H03H11/1291
Abstract: PURPOSE: An automatic frequency tuning circuit for correcting an influence of offset for transistor conductance-capacitor filter is provided to control correctly a band frequency of a filter by correcting offset of a tuning circuit. CONSTITUTION: A reference power supply portion(100) provides reference power. A Gm amplifier(5) has. The first integrator(200) has a Gm amplifier(5) having the same as a Gm value of a controlled filter in order to generate periodically charge voltage and discharge voltage proportional to offset of the Gm amplifier(5) in response to the reference power. The second integrator(300) has a Gm amplifier(16) having the same as a Gm value of a controlled filter in order to generate periodically charge voltage and proportional to offset of the Gm amplifier(16) in response to the output voltage(Vo1) of the first integrator(200) and discharge voltage proportional to offset of the Gm amplifier(16) in response to the reference power. A sampling portion(400) samples periodically the output voltage of the second integrator(300). An output portion(500) outputs the sampled voltage of the sampling portion(400) as a tuning signal and feed back the tuning signal to the Gm amplifier(5) in order to control a transfer conductance value of the Gm amplifier(5).
Abstract translation: 目的：提供一种用于校正晶体管电导滤波器的偏移影响的自动频率调谐电路，通过校正调谐电路的偏移来正确控制滤波器的频带频率。 构成：参考电源部分（100）提供参考功率。 一个Gm放大器（5）。 第一积分器（200）具有与受控滤波器的Gm值相同的Gm放大器（5），以便响应于参考功率产生与Gm放大器（5）的偏移成比例的周期性充电电压和放电电压 。 第二积分器（300）具有与受控滤波器的Gm值相同的Gm放大器（16），以便响应于输出电压（Vo1）产生周期性充电电压并与Gm放大器（16）的偏移成比例 ）和与Gm放大器（16）的偏移成正比的放电电压。 采样部分（400）周期性地对第二积分器（300）的输出电压进行采样。 输出部分（500）输出采样部分（400）的采样电压作为调谐信号，并将调谐信号反馈到Gm放大器（5），以便控制Gm放大器（5）的转移电导值。
-
公开(公告)号：KR100261287B1
公开(公告)日：2000-07-01
申请号：KR1019970071638
申请日：1997-12-22
IPC: H04L7/033
Abstract: PURPOSE: An apparatus and a method for detecting phases based on signal shift are provided to detect a phase difference between a received data signal and a local clock in a receiver of a system for transmitting digital data. CONSTITUTION: A phase comparison detector includes a shift detector(210) for detecting a shift of an input data signal to generate a shift signal, and a time delay(220) for delaying an input local clock to provide data shift, a signal width of a reset signal and a delayed local clock. The detector further has a phase information detector(230) for generating two phase information signals using the data shift signal and delayed local clock signal as clocks and using the logic value '1' as data, and a determination unit(240) for generating a pump-up signal indicating the phase difference between the data signal and the local clock signal and a pump-down signal that is a reference signal from the two phase information signals output from the phase information detector.
Abstract translation: 目的：提供一种用于基于信号移位检测相位的装置和方法，以检测用于发送数字数据的系统的接收机中的接收数据信号和本地时钟之间的相位差。 构成：相位比较检测器包括用于检测输入数据信号的偏移以产生移位信号的移位检测器（210），以及用于延迟输入本地时钟以提供数据移位的时间延迟（220），信号宽度 复位信号和延迟本地时钟。 检测器还具有相位信息检测器（230），用于使用数据移位信号和延迟的本地时钟信号作为时钟并使用逻辑值“1”作为数据来生成两相信息信号，以及确定单元（240），用于产生 指示数据信号和本地时钟信号之间的相位差的泵浦信号和作为从相位信息检测器输出的两相信息信号的参考信号的抽吸信号。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.031 seconds)
