-
公开(公告)号：KR1019950034817A
公开(公告)日：1995-12-28
申请号：KR1019940010636
申请日：1994-05-16
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/8252
-
公开(公告)号：KR1019950030395A
公开(公告)日：1995-11-24
申请号：KR1019940007848
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도(High Electron Mobility)트랜지스터, 이종결합 바이폴라 트랜지스터(Heterostructure Bipolar Transistor)등과 같은 갈륨비소 화합물 반도체 소자의 소오스 전극 및 드레인 전극의 형성을 위한 금속층의 표면 모폴로지(surface morphology)를 개선시킬수 있는 방법에 관한 것으로, 종래의 기술에 따른 소자제작시 공기방울(ball-up)이 채널층의 가장자리에 형성되는 경우 갈륨비소 채널층과 공기방울의 높이 사이에 생기는 단차에 의해, 다음에 수행되는 게이트 전극의 형성을 위한 리소라피 공정에 있어서, 공전조건이 바뀌거나 미세게이트 패턴을 형성하는 것이 어렵고, 열처리시 공기방울에 의해 소오스(또는, 드레인)와 게이트 사이의 간격이 좁아져 쇼트되는 현상이 발생하여 소자의 수율감소와 초래되는 문 를 해결하기 위한 것으로, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, 사용하여 AuGe와 Ni를 20∼300nm정도 두께와 5∼100nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 것이 특징이다.
-
公开(公告)号：KR102248808B1
公开(公告)日：2021-05-10
申请号：KR1020180046336
申请日：2018-04-20
Applicant: 한국전자통신연구원
Inventor： 안호균 , 신민정 , 김정진 , 김해천 , 도재원 , 민병규 , 윤형섭 , 이형석 , 임종원 , 장성재 , 정현욱 , 조규준 , 강동민 , 김동영 , 김성일 , 이상흥 , 이종민 , 지홍구
IPC: H01L29/778 , H01L29/66 , H01L21/762 , H01L21/027
Abstract: 제 1 반도체층과제 2 반도체층사이에절연층이매립된기판, 상가기판을관통하는관통홀, 상기관통홀은상기제 1 반도체층을관통하는제 1 홀, 및상기제 1 홀의바닥면으로부터상기절연층및 상기제 2 반도체층을관통하는제 2 홀을포함하고, 상기관통홀 내에배치되는에피층, 상기제 2 홀내에배치되어상기에피층의일면과접하는드레인전극, 및상기에피층의다른일면상에배치되는소스전극및 게이트전극을포함하는반도체소자를제공한다.
-
-
公开(公告)号：KR1020170095454A
公开(公告)日：2017-08-23
申请号：KR1020160016427
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는기판상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하고상기캡층에오믹접촉하며서로이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에제공되고상기게이트리쎄스영역과상기개구부를관통하는게이트발(gate foot) 및상기게이트발(gate foot)에의해지지되는게이트머리(gate head)를포함하는게이트전극, 및상기게이트전극에전기적으로연결되며상기게이트전극으로구동전압을제공하는패드부를포함하고, 상기게이트발(gate foot)과상기게이트머리(gate head) 각각은상기패드부와인접할수록그 폭이상이해질수 있다.
Abstract translation: 根据本发明的晶体管位于帽层和覆盖层，包括位于有源层和设置在基板上的有源层，以暴露的一部分的栅栗sseseu区域的一个实施例的高电子迁移率在欧姆到帽所述有源层 接触，和绝缘层，并且在绝缘层上，以暴露栅极隔开具有开口栗sseseu区域隔开彼此的源电极和漏电极，位于所述源极电极上并对应于所述栅栗sseseu区域的漏电极 并电连接到栅极电极，以及包括该栅极头（栅极头），其通过其栅极连接到（栅极脚）支持的栅电极，并且其栅极连接到（栅极脚）穿透所述栅极栗sseseu区和所述开口 各自，以及包括一个垫从栅极头（头门）到栅极（栅极脚）提供的驱动电压施加到栅电极是更邻近于垫部，其 宽度，但可以更长理解。
-
Patent Agency Ranking
公开(公告)号：KR1020170074153A
公开(公告)日：2017-06-29
申请号：KR1020160069686
申请日：2016-06-03
Applicant: 한국전자통신연구원
Inventor： 민병규 , 윤형섭 , 이종민 , 강동민 , 김동영 , 김성일 , 김해천 , 안호균 , 이상흥 , 임종원 , 조규준 , 주철원 , 도재원 , 신민정 , 장성재 , 장유진 , 정현욱
IPC: H01L29/778 , H01L29/66 , H01L21/02
Abstract: 본발명의실시예에따른전계효과트랜지스터는기판상에제공된활성층과, 상기활성층상에배치된캡층과, 상기활성층및 상기캡층중 어느하나의층 상에제공되며일정간격이격된소스전극및 드레인전극과, 상기소스전극과상기드레인전극사이에배치된게이트전극과, 상기게이트전극과상기드레인전극사이에제공된더미전극패드, 및상기게이트전극과상기더미전극패드상에제공되며상기소스전극과상기더미전극패드를전기적으로연결하는전계전극을포함할수 있다.
Abstract translation: 根据本发明的一个实施例的场效应晶体管包括有源层和覆盖层和有源层和设置在从所述源极电极和设置在基板上设置的有源层上，所述帽层的漏极电极间隔开预定距离的一个层上的一个 栅电极，设置在所述源电极和所述漏电极之间;虚设电极焊盘，设置在所述栅电极和所述漏电极之间;以及栅电极，设置在所述栅电极和所述虚设电极焊盘上， 以及用于电连接电极焊盘的电场电极。
-
公开(公告)号：KR101736914B1
公开(公告)日：2017-05-19
申请号：KR1020100123566
申请日：2010-12-06
Applicant: 한국전자통신연구원
IPC: H01L21/8252 , H01L29/423 , H01L29/66 , H01L29/778 , H01L27/06
CPC classification number: H01L29/7783 , H01L21/8252 , H01L27/0605 , H01L29/42316 , H01L29/66462
Abstract: 본발명은노멀리오프(normally off) 모드로동작하는고주파소자구조물의제조방법및 단일기판상에노멀리온(normally on) 모드로동작하는고주파소자구조물과노멀리오프모드로동작하는고주파소자구조물을동시에제조하는방법을제공한다.
Abstract translation: 本发明是在高频器件结构操作模式在同一时间的高频器件结构和常关操作模式为正常利昂（常开）模式，制造方法和在常断运行（通常关闭）高频器件结构的单醇底物 及其制造方法。
-
公开(公告)号：KR1020150083483A
公开(公告)日：2015-07-20
申请号：KR1020140002967
申请日：2014-01-09
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/402 , H01L21/283 , H01L21/28593 , H01L29/2003 , H01L29/42312 , H01L29/42356 , H01L29/66462 , H01L29/66477 , H01L29/7787
Abstract: 본발명은고전압구동용전계효과트랜지스터및 그의제조방법에관한것으로, 고전압구동이가능하도록게이트머리영역밑에내재된전계전극에의해드레인방향으로확장된게이트머리가지지되는게이트전극구조를포함한다. 이에따라드레인방향으로확장된게이트머리를절연막을이용하여전기적으로이격시킨전계전극으로지지함으로써게이트머리가확장되어있는게이트전극을안정적으로제작할수 있고, 드레인방향으로확장된게이트머리에의해게이트저항이감소하고, 드레인방향으로확장된게이트머리를가지는게이트전극및 게이트에근접된전계전극에의해게이트와드레인사이의전계피크치가감소하여, 소자의파괴전압이높아지는효과를얻을수 있다.
Abstract translation: 本发明涉及用于高电压操作的场效应晶体管及其制造方法。 场效应晶体管包括栅电极结构，其中栅极通过设置在栅极头区域下方的场电极在漏极方向延伸以实现高电压操作。 因此，通过使用绝缘膜通过使用电极分离的场电极来支持在漏极方向上延伸的栅极头，能够稳定地制造具有扩展栅头的栅电极，通过在 漏极方向和栅极和漏极之间的场峰值通过具有在漏极方向延伸的栅电极的栅电极和与栅极相邻的场电极而减小，从而提高器件的击穿电压。
-
公开(公告)号：KR101373658B1
公开(公告)日：2014-03-13
申请号：KR1020090120101
申请日：2009-12-04
Applicant: 한국전자통신연구원
CPC classification number: H03F3/245 , H03F1/0261 , H03F1/52 , H03F3/19 , H03F3/211 , H03F2200/18 , H03F2200/451
Abstract: 본 발명의 기술적 사상의 실시 예에 따른 전력 증폭 장치는 신호 입력단으로부터 전달되는 신호의 직류 성분을 차단하는 차단부, 상기 차단부에 연결되며, 상기 차단부로부터 전달된 신호를 안정화시키는 회로 보호부 및 상기 회로 보호부에 연결되며, 상기 회로 보호부로부터 전달받은 신호를 증폭하여 출력하는 증폭부를 포함하되, 상기 증폭부는 복수의 트랜지스터들을 포함하고, 상기 회로 보호부는 상기 복수의 트랜지터들의 베이스들을 각각 연결하는 저항들을 포함한다.
-
公开(公告)号：KR101184321B1
公开(公告)日：2012-09-20
申请号：KR1020090081990
申请日：2009-09-01
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: 본 발명은 전계 효과 트랜지스터 및 그의 제조 방법을 개시한다. 이 방법은 기판 상에 쇼트키 장벽 층을 형성하는 단계; 상기 쇼트키 장벽 층 상에 제 1 최하부 금속 층을 포함하는 제 1 게이트 전극을 형성하는 단계; 상기 쇼트키 장벽 층 상에, 상기 제 1 게이트 전극과 이격되고, 제 2 최하부 금속 층을 포함하는 제 2 게이트 전극을 형성하는 단계; 및 상기 기판을 열처리하여 상기 제 1 최하부 금속 층과 상기 제 2 최하부 금속 층의 물질들이 각각 상기 쇼트키 장벽 층의 내부로 확산되는 제 1 확산 층과 제 2 확산 층을 형성하는 단계를 포함하되, 상기 제 1 확산 층과 제 2 확산 층은 상기 쇼트키 장벽 층의 상부표면에서부터 내부로 확산되는 깊이가 서로 다르게 나타난다.
-
-
-
-
-
-
-
-
-
Search Results
189
records
(took 0.025 seconds)
