公开(公告)号：US20020108779A1

公开(公告)日：2002-08-15

申请号：US10046163

申请日：2002-01-16

Inventor： Tohru Ohsaka

IPC: H05K001/11

CPC classification number: H05K1/0216 ,  H05K2201/09336 ,  H05K2201/09345 ,  H05K2201/09354

Abstract: A multi-layered printed wiring board is provided that is capable of securing required wiring density even with a decreased number of wiring layers and reducing radiation noises. The multi-layered printed wiring board has at least three wiring layers each at least having at least one power supply line or a ground line, and another kind of line, said wiring layers each having an outer edge. A ground line is formed at the outer edge of at least one of the wiring layers. A basic power supply line is formed inside the ground line. At least one power supply line extends from the basic power supply line. A plurality of electronic parts are mounted on at least one of the wiring layers. The at least one power supply line is wired to mounting positions of the electronic parts via at least one of the wiring layers.

Abstract translation: 提供了一种多层印刷电路板，即使在布线层数量减少并且减少辐射噪声的情况下也能够确保所需的配线密度。 多层印刷电路板具有至少三个布线层，每个布线层至少具有至少一个电源线或接地线，并且另一种线，所述布线层各自具有外边缘。 在至少一个布线层的外边缘处形成接地线。 在地线内形成基本电源线。 至少一条电源线从基本电源线延伸。 多个电子部件安装在至少一个布线层上。 所述至少一个电源线经由所述布线层中的至少一个布线到所述电子部件的安装位置。

公开(公告)号：US20020040811A1

公开(公告)日：2002-04-11

申请号：US10005464

申请日：2001-12-03

Inventor： Joe A. Harrison ,  Edward R. Stanford ,  Thomas G. Ruttan

IPC: H05K001/16 ,  H05K001/00 ,  H01R012/00

CPC classification number: H05K1/141 ,  G06F1/189 ,  H05K1/0263 ,  H05K3/325 ,  H05K3/368 ,  H05K7/1092 ,  H05K2201/045 ,  H05K2201/049 ,  H05K2201/09345 ,  H05K2201/10325 ,  H05K2201/10378 ,  H05K2201/10734 ,  Y10T29/49117 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49144

Abstract: A system for delivering power to a processor enables a DC-to-DC converter substrate to be secured to the processor carrier in the Z-axis direction. The ability to assemble the converter to the processor in this way facilitates assembly compared to systems in which the converter is plugged in to the processor carrier in the direction substantially parallel to the surface of the motherboard.

Abstract translation: 用于向处理器传送电力的系统使得DC-DC转换器基板能够在Z轴方向上固定到处理器载体。 与转换器以大致平行于母板表面的方向插入处理器载体的系统相比，以这种方式将转换器组装到处理器的能力便于组装。

公开(公告)号：US6040530A

公开(公告)日：2000-03-21

申请号：US986078

申请日：1997-12-05

Applicant: Robert J. Wharton ,  Eric R. Daniel ,  Joseph D. Brown

Inventor： Robert J. Wharton ,  Eric R. Daniel ,  Joseph D. Brown

IPC: G01R31/02 ,  G01R31/316 ,  H05K1/02 ,  H05K1/11 ,  H05K3/34 ,  H05K13/08 ,  H01R9/09

CPC classification number: G01R31/316 ,  H05K1/0268 ,  H05K1/111 ,  H05K13/08 ,  H05K2201/0761 ,  H05K2201/09345 ,  H05K2201/09772 ,  H05K2201/10106 ,  H05K2201/10734 ,  H05K3/3436 ,  Y02P70/611

Abstract: A printed circuit board can be used as a test card. The printed circuit board has a first image and a second image. The first image includes a first array pattern for attaching a package, a first power plane, and a first ground plane. The second image includes a second array pattern for attaching a package, a second power plane, and a second ground plane. A first routing area between the first image and the second image electrically and physically isolates the first power plane from the second power plane. The first routing area also physically isolates the first ground plane from the second ground plane. A first single trace extends through the first routing area. The first single trace electrically connects the first ground plane to the second ground plane.

Abstract translation: 印刷电路板可用作测试卡。 印刷电路板具有第一图像和第二图像。 第一图像包括用于附接封装的第一阵列图案，第一电源平面和第一接地平面。 第二图像包括用于附接封装的第二阵列图案，第二电源平面和第二接地平面。 第一图像和第二图像之间的第一路由区域电和物理地隔离第一电力平面与第二电力平面。 第一布线区域还将第一接地平面与第二接地平面物理隔离。 第一个单一轨迹延伸穿过第一个路线区域。 第一单个迹线将第一接地平面电连接到第二接地平面。

公开(公告)号：US5336855A

公开(公告)日：1994-08-09

申请号：US817238

申请日：1992-01-06

Applicant: Joachim Kahlert ,  Klaus P. May ,  Joachim Noll

Inventor： Joachim Kahlert ,  Klaus P. May ,  Joachim Noll

IPC: H05K3/46 ,  H05K1/02 ,  H05K1/00

CPC classification number: H05K1/0253 ,  H05K1/0219 ,  H05K2201/0191 ,  H05K2201/0715 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/09345 ,  H05K2201/09618 ,  H05K2201/0969

Abstract: The invention relates to a multilayer printed circuit board, in particular, for high-frequency operation, having least an outer, plane dielectric layer for accommodating interconnection paths of equal cross-section and component as well as further alternately provided metallic and dielectric layers for forming a reference earth and for the voltage supply to said interconnection paths and components via plated-through holes. In order to obtain a plane surface for the interconnection paths and predetermined areas on the printed circuit board, which areas have different characteristic impedances when interconnection paths having the same cross-section are used, at least the first metal layer comprises at least one window and the subsequent metal layer has a metal island corresponding to the area of the window, which island is connected to the reference earth via a buried plated-through hole, and the characteristic impedance of the interconnection paths is a function of the resulting thickness of the effective dielectric layers the number of which is increased in the area of the window.

Abstract translation: 本发明涉及一种多层印刷电路板，特别是用于高频操作的多层印刷电路板，具有至少一个用于容纳相等横截面和分量的互连路径的外平面介电层，以及进一步交替提供用于形成的金属和电介质层 参考地和用于通过电镀通孔对所述互连路径和部件的电压供应。 为了获得互连路径和印刷电路板上的预定区域的平面，当使用具有相同横截面的互连路径时，哪些区域具有不同的特性阻抗，至少第一金属层包括至少一个窗口和 随后的金属层具有对应于窗口区域的金属岛，该岛通过掩埋电镀通孔连接到参考地，并且互连路径的特征阻抗是所产生的有效的厚度的函数 电介质层的数量在窗口的面积上增加。

公开(公告)号：US5272600A

公开(公告)日：1993-12-21

申请号：US939228

申请日：1992-09-02

Applicant: David H. Carey

Inventor： David H. Carey

IPC: H01L23/538 ,  H01L23/64 ,  H05K1/00 ,  H05K1/11 ,  H05K1/16 ,  H05K1/14

CPC classification number: H05K1/162 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/64 ,  H01L23/642 ,  H01L2924/0002 ,  H01L2924/09701 ,  H01L2924/3011 ,  H05K1/0289 ,  H05K1/115 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/09345

Abstract: The invention relates to an electrical interconnect device with power and ground lines interwoven about signal line layers and capacitive vias between signal layers so as to make efficient use of otherwise undedicated area between signal lines and signal layers and to reduce or eliminate the need for separate power and ground layers while providing decoupling capacitance within the wiring structure.

Abstract translation: 本发明涉及一种具有电源和地线的电互连装置，其中信号线层和信号层之间的电容通孔交织在一起，以便有效地利用信号线和信号层之间的未被接合的区域，并减少或消除对分离电力的需要 和接地层，同时在布线结构内提供去耦电容。

公开(公告)号：KR101384082B1

公开(公告)日：2014-04-09

申请号：KR1020127015503

申请日：2010-08-04

Applicant: 니혼도꾸슈도교 가부시키가이샤

Inventor： 나카니시나오야

IPC: H05K3/46 ,  H01L23/12

CPC classification number: H05K1/0231 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L2224/16225 ,  H05K1/185 ,  H05K3/4602 ,  H05K2201/0187 ,  H05K2201/09345 ,  H05K2201/09609 ,  H05K2201/09627 ,  H05K2201/10674

Abstract: 비아도체 그룹에 접속불량이 발생하더라도 전위의 공급경로를 확보하여 접속 신뢰성의 향상이 가능한 캐패시터 내장 배선기판을 제공한다.
본 발명의 캐패시터 내장 배선기판은 코어재(11)에 캐패시터(50)가 수용되고, 그 상하에 제 1 및 제 2 빌드업층(12,13)이 형성되고, 제 1 전위에 접속되는 제 1 비아도체 그룹과 제 2 전위에 접속되는 제 2 비아도체 그룹을 구비하고 있다. 캐패시터(50)의 표면 전극층(51)에는 제 1 비아도체 그룹에 접속되는 제 1 전극패턴과 제 2 비아도체 그룹에 접속되는 복수의 제 2 전극패턴이 형성되고, 제 1 빌드업층(12)의 근접 도체층(31)에는 제 1 비아도체 그룹에 접속되는 제 1 도체패턴과 제 2 비아도체 그룹에 접속되는 복수의 제 2 도체패턴이 형성된다. 제 2 전극패턴과 제 2 도체패턴은 모두 소정 수의 비아도체를 연결하는 패턴 형상을 가지는데, 연장방향이 서로 직교한다.

公开(公告)号：KR1020110042575A

公开(公告)日：2011-04-27

申请号：KR1020090099304

申请日：2009-10-19

Applicant: 삼성전기주식회사

Inventor： 임창현 ,  최석문 ,  김태훈 ,  이영기 ,  신혜숙 ,  손영호

IPC: H05K7/20

CPC classification number: H05K7/205 ,  H05K1/0262 ,  H05K1/0263 ,  H05K1/053 ,  H05K3/44 ,  H05K3/445 ,  H05K3/4623 ,  H05K3/4641 ,  H05K2201/09345 ,  H05K2201/09509 ,  H05K2201/09554 ,  H05K2203/0315

Abstract: PURPOSE: A heat-radiating substrate is provided to reduce power loss using a metal plate as a ground layer and power layer. CONSTITUTION: A heat-radiating substrate comprises: a dielectric layer(20) formed on the surface of a metal plate(10); a circuit pattern(25) on the dielectric layer; a first via(30) which electrically connects the metal plate and circuit pattern by penetrating the metal plate; a through via(32) for connecting with the metal plate.

Abstract translation: 目的：提供一种散热基板，以减少使用金属板作为接地层和功率层的功率损耗。 构成：散热基板包括：在金属板（10）的表面上形成的电介质层（20）; 电介质层上的电路图案（25）; 第一通孔（30），其通过穿透金属板电连接金属板和电路图案; 用于与金属板连接的通孔（32）。

公开(公告)号：KR1019970003991B1

公开(公告)日：1997-03-24

申请号：KR1019880001839

申请日：1988-02-23

Applicant: 가부시끼가이샤 히다치 세이사꾸쇼

Inventor： 가나자와유기오 ,  와다나베마사유기 ,  스가노도시오

IPC: H05K3/00

CPC classification number: H05K1/0224 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/73265 ,  H01L2924/00011 ,  H01L2924/10253 ,  H01L2924/181 ,  H05K1/0216 ,  H05K1/0253 ,  H05K1/0271 ,  H05K1/0289 ,  H05K1/141 ,  H05K3/28 ,  H05K3/427 ,  H05K2201/09336 ,  H05K2201/09345 ,  H05K2201/09681 ,  H05K2201/10159 ,  H05K2201/10689 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/01005

Abstract: 요약 없음.

Abstract translation: 为了提高电路板的可靠性，面安装型存储模块板的通孔减少了很多。 迄今为止在多层布线基板内设置的VCC和VSS板设置在单层布线板的背面上，并且通过利用精细工艺将其它布线布置在其正面上，从而大大降低 所需的通孔数量。

公开(公告)号：KR101425123B1

公开(公告)日：2014-08-05

申请号：KR1020120107774

申请日：2012-09-27

Applicant: 삼화콘덴서공업주식회사

Inventor： 오영주 ,  윤중락 ,  이경민 ,  유영민

IPC: H01G2/06 ,  H01G9/26

CPC classification number: H01G4/38 ,  H01G2/06 ,  H01G4/40 ,  H05K1/0231 ,  H05K1/116 ,  H05K3/306 ,  H05K3/4641 ,  H05K2201/09309 ,  H05K2201/09345 ,  H05K2201/09718 ,  H05K2201/1034 ,  Y02T10/7022

Abstract: 본 발명은 DC-링크 커패시터 모듈에 관한 것으로, 제1전극기판(12)과 절연기판(11)과 제2전극기판(13)과 제3전극기판(14)이 순차적으로 적층되어 형성되는 인쇄회로기판(10)과; 제1전극기판(12)과 제2전극기판(13)에 각각 병렬로 연결되는 다수개의 DC-링크 커패시터(Direct Current link capacitor)(C
D1 ,C
D2 ,…,C
Dn )와; 제1전극기판(12)과 제3전극기판(14)에 각각 직렬로 연결되며 DC-링크 커패시터(C
D1 ,C
D2 ,…,C
Dn )와 병렬로 연결되는 다수개의 제1Y-커패시터(C
Y11 ,C
Y12 ,…,C
Y1n )와; 제1전극기판(12)과 제3전극기판(14)에 각각 직렬로 연결되며 제1Y-커패시터(C
Y11 ,C
Y12 ,…,C
Y1n )와 병렬로 연결되는 다수개의 제2Y-커패시터(C
Y21 ,C
Y22 ,…,C
Y2n )로 구성하여, 다수개의 DC-링크 커패시터를 인쇄회로기판을 이용하여 연결시킴에 의해 소형화 및 제조가 용이하도록 하는 데 있다.

公开(公告)号：KR101109190B1

公开(公告)日：2012-01-30

申请号：KR1020100052925

申请日：2010-06-04

Applicant: 삼성전기주식회사

Inventor： 이동환 ,  유대형 ,  손상혁

IPC: H05K3/46 ,  H05K1/02

CPC classification number: H05K3/4602 ,  H05K3/4644 ,  H05K2201/09345 ,  H05K2203/175 ,  Y10T29/49124

Abstract: 본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 다수의 영역으로 구분된 금속층, 상기 금속층의 적어도 일면에 형성된 빌드업층, 및 상기 빌드업층을 포함하여 상기 금속층을 관통하되, 상기 금속층의 상기 다수의 영역 각각을 전기적으로 분리시키는 관통부를 포함하는 것을 특징으로 하며, 금속층을 서로 다른 접지층 또는 파워층인 다수의 영역으로 구성하여 박판화를 구현하고, 금속층의 다수의 영역을 브릿지로 연결하고 이후에 관통하여 제조공정이 용이한 인쇄회로기판 및 그 제조방법을 제공한다.

Abstract translation: 但是，本发明涉及一种印刷电路板和制造方法，其中包括积层的方法，和形成在分离成多个区域的金属层的积层，通过金属层的金属层，其中，所述多个金属层中的至少一个侧 其特征在于它包括通过所述电隔离的区域的部分中的分别，并且由于通过实现薄型化，并且所述多个金属层的区域的连接桥，而所述金属层的配置成多个不同接地层或电源层的区域 本发明提供一种促进制造过程的印刷电路板及其制造方法。