MEMOIRE SRAM A CIRCUITS D'ACCES EN LECTURE ET EN ECRITURE SEPARES

    公开(公告)号:FR2979738A1

    公开(公告)日:2013-03-08

    申请号:FR1157796

    申请日:2011-09-02

    Abstract: Mémoire SRAM, comportant une pluralité de cellules mémoire de type 6T, à base de six transistors à effet de champ à grille isolée, chaque cellule comportant deux inverseurs (2, 12) connectés en antiparallèle, et deux circuits distincts d'accès en écriture et lecture, lesdits circuits d'écriture comportant deux transistors d'accès (22, 23) reliés chacun à une ligne de bit BL et à un point commun des inverseurs distincts, et dont les grilles (25, 26) sont reliées à une ligne de mot WL , chaque inverseur comportant un transistor de connexion au niveau haut (5, 15) et un transistor de connexion au niveau bas (6, 16), dans laquelle la largeur W des grilles de transistors de connexion au niveau bas (6, 16) est strictement inférieure à la largeur de grille W des transistors d'accès en écriture (22, 23), et la largeur de grille W des transistors de connexion au niveau haut (5, 15) est supérieure ou égale à la largeur de grille W des transistors de connexion au niveau bas (6, 16).

    PROCEDE DE REALISATION D'UNE TRANCHEE PROFONDE DANS UN SUBSTRAT DE COMPOSANT MICROELECTRONIQUE

    公开(公告)号:FR2979478A1

    公开(公告)日:2013-03-01

    申请号:FR1157707

    申请日:2011-08-31

    Abstract: Un procédé de réalisation d'une tranchée profonde dans un substrat comprend une succession de cycles élémentaires de gravure gravant chacun une portion de la tranchée. Chaque cycle élémentaire comprend : ▪ un dépôt d'une couche de passivation sur les parois internes de la portion de tranchée gravée lors de cycles précédents ; ▪ une gravure ionique anisotrope au plasma pulsé de la portion de tranchée gravée lors des cycles précédents, ladite gravure : o étant réalisée dans une atmosphère comprenant une espèce passivante ; et o comprenant au moins une première séquence de gravure suivie d'une deuxième séquence de gravure de puissance inférieure à puissance de la première séquence de gravure.

    PROCEDE DE REALISATION D'UN RESEAU DE VIAS ET CIRCUIT INTEGRE COMPRENANT UN TEL RESEAU DE VIAS

    公开(公告)号:FR2978613A1

    公开(公告)日:2013-02-01

    申请号:FR1156818

    申请日:2011-07-26

    Abstract: Circuit intégré comprenant un réseau de vias (20) reliant des lignes métalliques (60 à 62) d'un niveau de métallisation inférieur avec des lignes métalliques (63 à 65) d'un niveau de métallisation supérieur du circuit intégré, chaque via étant situé à une intersection entre une portion d'une ligne métallique du niveau de métallisation inférieur et une portion d'une ligne métallique du niveau de métallisation supérieur et ayant une direction d'orientation générale inclinée selon un angle non nul par rapport à une direction d'orientation locale de la portion de la ligne métallique du niveau inférieur de l'intersection.

Patent Agency Ranking