-
公开(公告)号:FR2977983B1
公开(公告)日:2013-08-16
申请号:FR1156280
申请日:2011-07-11
Inventor: SAVELLI GUILLAUME , CORONEL PHILIPPE , MONFRAY STEPHANE , SKOTNICKI THOMAS
IPC: H01L35/02
-
公开(公告)号:FR2969373B1
公开(公告)日:2013-07-19
申请号:FR1060839
申请日:2010-12-20
Inventor: HALIMAOUI AOMAR , ZUSSY MARC
IPC: H01L21/304
-
公开(公告)号:FR2967299B1
公开(公告)日:2013-06-28
申请号:FR1059295
申请日:2010-11-10
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor: CREMER SEBASTIEN , GAILLARD SEBASTIEN
IPC: H01L21/8242 , G11C11/24 , G11C11/40
-
公开(公告)号:FR2984654A1
公开(公告)日:2013-06-21
申请号:FR1161855
申请日:2011-12-16
Applicant: ST MICROELECTRONICS CROLLES 2 , ST MICROELECTRONICS SA
Inventor: URARD PASCAL , REGNIER CHRISTOPHE , GLORIA DANIEL , HINSINGER OLIVIER , CAVENEL PHILIPPE , BALME LIONEL
Abstract: L'invention concerne un module sans fil comprenant : un premier dispositif sensible au mouvement (206A) ; un circuit de communication pour communiquer sans fil avec un autre module sans fil (204) ; et un dispositif de traitement agencé pour comparer au moins un premier vecteur de mouvement reçu du premier dispositif sensible au mouvement avec au moins un deuxième vecteur de mouvement reçu d'un deuxième dispositif sensible au mouvement (206B) de l'autre module sans fil.
-
公开(公告)号:FR2981792A1
公开(公告)日:2013-04-26
申请号:FR1159659
申请日:2011-10-25
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor: PERRIN EMMANUEL , BIDAL GREGORY , BIANCHI RAUL ANDRES
IPC: H01L21/336 , H01L29/78
Abstract: L'invention concerne un procédé de définition d'une zone isolante dans un substrat semiconducteur (30), comprenant une étape de formation d'une couche d'accroche (36) sur les parois et le fond d'une tranchée définie dans le substrat (30). Le procédé comprend une étape de passivation de la face apparente de ladite couche d'accroche (36), au moins à proximité de la surface dudit substrat semiconducteur (30).
-
公开(公告)号:FR2980584A1
公开(公告)日:2013-03-29
申请号:FR1158501
申请日:2011-09-23
Inventor: TAIBI RACHID , CHAPPAZ CEDRICK , DI CIOCCIO LEA , CHAPELON LAURENT-LUC
Abstract: Structure intégrée tridimensionnelle et procédé de fabrication correspondant, ladite structure comprenant deux lignes métalliques (LM1, LM2) enfouies au sein de ladite structure, deux circuits intégrés (CI1, CI2) assemblés contenant respectivement les deux lignes, au moins deux cavités (CV1, CV2) traversant l'un des circuits intégrés et débouchant sur deux endroits respectivement en contact électrique avec les deux lignes métalliques, les dimensions desdites cavités (CV1, CV2) permettant le placement d'un appareil de mesure au fond desdites cavités en contact électrique avec les deux endroits.
-
公开(公告)号:FR2979738A1
公开(公告)日:2013-03-08
申请号:FR1157796
申请日:2011-09-02
Inventor: CALLEN OLIVIER , GROVER ANUJ , ROY TANMOY
IPC: G11C11/419 , G11C11/4197
Abstract: Mémoire SRAM, comportant une pluralité de cellules mémoire de type 6T, à base de six transistors à effet de champ à grille isolée, chaque cellule comportant deux inverseurs (2, 12) connectés en antiparallèle, et deux circuits distincts d'accès en écriture et lecture, lesdits circuits d'écriture comportant deux transistors d'accès (22, 23) reliés chacun à une ligne de bit BL et à un point commun des inverseurs distincts, et dont les grilles (25, 26) sont reliées à une ligne de mot WL , chaque inverseur comportant un transistor de connexion au niveau haut (5, 15) et un transistor de connexion au niveau bas (6, 16), dans laquelle la largeur W des grilles de transistors de connexion au niveau bas (6, 16) est strictement inférieure à la largeur de grille W des transistors d'accès en écriture (22, 23), et la largeur de grille W des transistors de connexion au niveau haut (5, 15) est supérieure ou égale à la largeur de grille W des transistors de connexion au niveau bas (6, 16).
-
138.
公开(公告)号:FR2979478A1
公开(公告)日:2013-03-01
申请号:FR1157707
申请日:2011-08-31
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor: FAVENNEC LAURENT , TOURNIER ARNAUD , LEVERD FRANCOIS
IPC: H01L21/3065
Abstract: Un procédé de réalisation d'une tranchée profonde dans un substrat comprend une succession de cycles élémentaires de gravure gravant chacun une portion de la tranchée. Chaque cycle élémentaire comprend : ▪ un dépôt d'une couche de passivation sur les parois internes de la portion de tranchée gravée lors de cycles précédents ; ▪ une gravure ionique anisotrope au plasma pulsé de la portion de tranchée gravée lors des cycles précédents, ladite gravure : o étant réalisée dans une atmosphère comprenant une espèce passivante ; et o comprenant au moins une première séquence de gravure suivie d'une deuxième séquence de gravure de puissance inférieure à puissance de la première séquence de gravure.
-
公开(公告)号:FR2969392B1
公开(公告)日:2013-02-08
申请号:FR1060638
申请日:2010-12-16
Applicant: ST MICROELECTRONICS SA , ST MICROELECTRONICS CROLLES 2
Inventor: MAZOYER PASCALE , HALIMAOUI AOMAR
-
140.
公开(公告)号:FR2978613A1
公开(公告)日:2013-02-01
申请号:FR1156818
申请日:2011-07-26
Inventor: FARYS VINCENT , TROUILLET YORICK
IPC: H01L23/52
Abstract: Circuit intégré comprenant un réseau de vias (20) reliant des lignes métalliques (60 à 62) d'un niveau de métallisation inférieur avec des lignes métalliques (63 à 65) d'un niveau de métallisation supérieur du circuit intégré, chaque via étant situé à une intersection entre une portion d'une ligne métallique du niveau de métallisation inférieur et une portion d'une ligne métallique du niveau de métallisation supérieur et ayant une direction d'orientation générale inclinée selon un angle non nul par rapport à une direction d'orientation locale de la portion de la ligne métallique du niveau inférieur de l'intersection.
-
-
-
-
-
-
-
-
-