公开(公告)号：CN101211693A

公开(公告)日：2008-07-02

申请号：CN200710188211.2

申请日：2007-11-09

Applicant: 三星电机株式会社

Inventor： 孙升铉 ,  郑栗教 ,  李承恩 ,  申伊那

IPC: H01G4/005 ,  H01G4/00 ,  H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01G4/232 ,  H01G4/30 ,  H01G4/33 ,  H05K1/0231 ,  H05K1/185 ,  H05K3/4644 ,  H05K2201/0179 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2201/09781

Abstract: 本发明提供了一种电容器和一种嵌入多层线路板的薄膜式电容器。该电容器包括：连接到第一和第二极的第一和第二电极；形成于其间的介电层；和至少一个设置在介电层内并且与第一和第二电极具有重叠部分的浮动电极。该线路板包括：其上具有多个绝缘层的绝缘体；在绝缘层上分别形成的多个导线图形和导通孔，以构成夹层电路；和嵌入绝缘体内的薄膜式电容器，其中该薄膜式电容器包括依次形成的第一电极层、第一介电层、至少一个浮动电极层、第二介电层和第二电极层，其中第一和第二电极层连接到夹层电路，浮动电极层没有直接连接到夹层电路。

公开(公告)号：CN101199033A

公开(公告)日：2008-06-11

申请号：CN200680021826.X

申请日：2006-06-21

Applicant: E.I.内穆尔杜邦公司

Inventor： W·J·博兰德 ,  I·布恩 ,  J·F·伊勒菲尔德 ,  J·-P·马里亚 ,  徐世起

IPC: H01G4/33 ,  H01G4/10 ,  H01G4/12

CPC classification number: H01L21/02197 ,  C01G23/006 ,  C01P2004/82 ,  C01P2006/40 ,  H01G4/1227 ,  H01G4/33 ,  H01L21/02337 ,  H01L21/31691 ,  H05K1/162 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0355 ,  Y10T29/417 ,  Y10T29/435 ,  Y10T29/4913 ,  Y10T428/31678

Abstract: 本发明涉及电容器用的电介质薄膜组合物，该组合物包含：(1)一种或多种含钡/钛添加剂，选自：(a)钛酸钡，(b)能够在焙烧时形成钛酸钡的任何组合物和(c)它们的混合物；(2)有机介质；所述(1)添加剂能溶解在(2)有机介质中；其中所述薄膜组合物掺有0.002－0.05原子％的含锰添加剂。

公开(公告)号：CN101052276A

公开(公告)日：2007-10-10

申请号：CN200710093737.2

申请日：2007-04-05

Applicant: 三星电机株式会社

Inventor： 李承恩 ,  郑栗教 ,  康蓥同 ,  陈贤柱

IPC: H05K3/00 ,  H01G4/00

CPC classification number: H04R19/00 ,  H05K1/162 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2203/0346 ,  H05K2203/0353 ,  Y10T29/417 ,  Y10T29/42 ,  Y10T29/43 ,  Y10T29/435

Abstract: 一种嵌入PCB中的电容器的制造方法，包括：准备具有加强构件和形成在该加强构件的两个表面上的铜箔的覆铜箔层压(CCL)基板；平坦化该CCL基板的铜箔的表面；在该铜箔的平坦化表面上形成介电层；以及在该介电层上形成上电极。

公开(公告)号：CN1988083A

公开(公告)日：2007-06-27

申请号：CN200610077181.3

申请日：2006-04-27

Applicant: 富士通株式会社

Inventor： 栗原和明 ,  盐贺健司 ,  约翰·大卫·巴尼基 ,  石井雅俊

IPC: H01G4/33 ,  H01G13/00 ,  H01G2/06 ,  H05K1/18 ,  H05K3/30

CPC classification number: H01L23/5223 ,  H01G4/33 ,  H01L23/3114 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/50 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L28/55 ,  H01L28/65 ,  H01L2224/0231 ,  H01L2224/0401 ,  H01L2224/05155 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2224/0603 ,  H01L2224/06102 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01056 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2924/30105 ,  H01L2924/30107 ,  H05K1/0231 ,  H05K1/162 ,  H05K1/185 ,  H05K2201/0179 ,  H05K2201/09481 ,  H05K2201/10712 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 一种薄膜电容器，包括：电容器元件(20)，形成在基础衬底(10)上且包含第一电容器电极(14)、形成在第一电容器电极(14)上的电容器介电膜(16)以及形成在电容器介电膜(16)上的第二电容器电极(18)；引出电极(26a、26b)，从第一电容器电极(14)或第二电容器电极(18)引出，且由能防止氢或水扩散的导电阻挡膜形成；以及外部连接电极(34a、34b)，用于与外部连接且连接至引出电极(26a、26b)。

公开(公告)号：CN1829420A

公开(公告)日：2006-09-06

申请号：CN200610058626.3

申请日：2006-03-02

Applicant: 三星电机株式会社

Inventor： 安镇庸 ,  黄哲盛 ,  金成根 ,  柳彰燮 ,  曹硕铉 ,  全皓植

IPC: H05K3/46 ,  H05K1/16 ,  H01L21/48 ,  H01L23/64

CPC classification number: H05K1/162 ,  H01L2924/0002 ,  H05K1/095 ,  H05K3/108 ,  H05K3/244 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/09509 ,  H05K2201/09881 ,  Y10S438/957 ,  Y10T29/43 ,  Y10T29/435 ,  Y10T29/4913 ,  Y10T29/49155 ,  H01L2924/00

Abstract: 所公开的是一种其中具有嵌入式电容器的印刷电路板，包括：双面覆铜叠层，包括形成在其外层中的第一电路层，所述第一电路层包括底电极以及电路图案；电介质层，通过借助原子层沉积在所述第一电路层上沉积氧化铝膜而形成；第二电路层，形成在所述电介质层上并且包括顶电极以及电路图案；一面覆铜叠层，形成在所述第二电路层上；盲过孔和通孔，形成在一面覆铜叠层的预定部分中；以及形成在所述盲过孔和通孔中的镀层。也公开了所述印刷电路板的制造方法。

公开(公告)号：CN1728918A

公开(公告)日：2006-02-01

申请号：CN200510084168.6

申请日：2005-07-14

Applicant: 安迪克连接科技公司

Inventor： 苏贝胡·D·德塞 ,  豪·T·林 ,  约翰·M·劳弗尔 ,  沃亚·R·马尔科维奇 ,  戴维·L·托马斯

IPC: H05K1/00 ,  H05K3/46 ,  H05K1/16 ,  H05K7/00 ,  H01L21/70 ,  H01L21/00

CPC classification number: G11C11/22 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/3011 ,  H05K1/16 ,  H05K2201/0166 ,  H05K2201/0179 ,  H05K2201/09763 ,  H05K2201/10159 ,  H01L2224/0401

Abstract: 本发明揭示一种由至少一其上具有一导电图案的介电材料构成的电路化衬底。所述图案的至少一部分用作一有机存储器件的第一层，所述有机存储器件进一步包括至少一位于所述图案上的第二介电层和一与下部对准以获得数个接触点的第二图案，由此形成所述器件。所述衬底较佳与其他介电电路分层组合件相结合以构成一多层衬底，所述多层衬底上可设置耦合至所述内部存储器件以便与之结合工作的离散电子组件(例如，一逻辑芯片)。本发明还提供一种能够使用所述衬底的电气组合件，以及一种适合使用一个或多个此类电气组合件作为其一部分的信息处理系统。

公开(公告)号：CN1695408A

公开(公告)日：2005-11-09

申请号：CN03824688.0

申请日：2003-01-31

Applicant: 富士通株式会社

Inventor： 小山英树

IPC: H05K3/46 ,  H01L23/12 ,  H01P3/08

CPC classification number: H01L23/49822 ,  H01L23/50 ,  H01L2224/16 ,  H01L2924/09701 ,  H01L2924/3011 ,  H01P3/088 ,  H05K1/0298 ,  H05K1/112 ,  H05K1/115 ,  H05K1/162 ,  H05K3/429 ,  H05K3/4641 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/093 ,  H05K2201/09309 ,  H05K2201/10674

Abstract: 一种多层印刷电路板，包括：具有电介质层(4)和隔着该电介质层(4)相向的电源层(3)和接地层(5)的多个电容耦合层(6)；连接所述多个电容耦合层(6)中包含的电源层(3)之间的第1通孔(7)；连接所述多个电容耦合层(6)中包含的接地层(5)之间的第2通孔(8)。

公开(公告)号：CN1685507A

公开(公告)日：2005-10-19

申请号：CN03811798.3

申请日：2003-05-23

Applicant: 肖特股份公司

Inventor： 于尔根·莱布 ,  迪特里希·蒙德

IPC: H01L23/66

CPC classification number: C03B19/00 ,  C03C3/083 ,  C03C3/089 ,  C03C4/12 ,  C03C14/006 ,  C03C15/00 ,  C03C17/02 ,  C03C17/34 ,  C03C2214/16 ,  C03C2217/21 ,  C03C2217/77 ,  C03C2218/15 ,  C03C2218/32 ,  C03C2218/328 ,  C03C2218/33 ,  C03C2218/355 ,  C23C14/10 ,  H01L21/02129 ,  H01L21/02145 ,  H01L21/02161 ,  H01L21/02263 ,  H01L21/31616 ,  H01L21/31625 ,  H01L21/50 ,  H01L21/56 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76885 ,  H01L23/10 ,  H01L23/291 ,  H01L23/3114 ,  H01L23/481 ,  H01L23/49894 ,  H01L23/66 ,  H01L24/97 ,  H01L51/5203 ,  H01L51/5237 ,  H01L51/5262 ,  H01L2223/6627 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0101 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01047 ,  H01L2924/01058 ,  H01L2924/0106 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04953 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/1903 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/351 ,  H01P3/003 ,  H01P11/003 ,  H05K3/28 ,  H05K3/467 ,  H05K2201/0179 ,  Y02P40/57 ,  H01L2924/00

Abstract: 本发明涉及一种用于制造基片(1)的方法，所述基片包括适合于射频应用的导体配置(4，41，42)，所述基片具有改善的射频特性。该制造方法包括如下步骤：将在触点连接区(71－74)上方具有至少一个开口(8)的结构化玻璃层(9，91，92，93，13)沉积到基片(1)上；以及将至少一个导体结构(100，111，112，113)敷设到玻璃层(9，91－93)上，所述导体结构与触点连接区(71－74)电接触。

公开(公告)号：CN1321060A

公开(公告)日：2001-11-07

申请号：CN00128400.2

申请日：2000-10-13

Applicant: 莫顿国际公司

Inventor： W·E·纳克尔 ,  R·W·卡彭特

IPC: H05K3/02 ,  H01L27/13

CPC classification number: H05K1/167 ,  H01L21/4846 ,  H05K1/0306 ,  H05K1/162 ,  H05K3/027 ,  H05K3/20 ,  H05K2201/0179 ,  H05K2201/0317 ,  H05K2201/0355 ,  H05K2203/0338

Abstract: 形成薄膜电气组件的方法,包括将具有所需电气性能的薄膜沉积在异质基底上,用计算机导向激光器的热能除去该薄膜的选定部分。根据本发明的一个方面,该薄膜为导电材料,例如铂或掺杂铂,且该基底为金属箔,例如铜箔。激光产生的热能烧蚀掉部分薄膜。根据本发明的另一个方面,在介电材料基底上沉积零价金属层,该基底的熔点或分解温度比零价金属的明显高。用计算机导向激光器将该零价金属层形成图案以形成电路组件,该激光提供的热能足以汽化掉零价金属层上的选定部分。

公开(公告)号：CN1315822A

公开(公告)日：2001-10-03

申请号：CN01103912.4

申请日：2001-02-12

Applicant: 日本胜利株式会社

Inventor： 真道素志 ,  大摫充 ,  濑川惠嗣

IPC: H05K1/16 ,  H05K3/00

CPC classification number: H05K1/167 ,  H01C17/12 ,  H05K1/0206 ,  H05K1/165 ,  H05K3/388 ,  H05K3/4644 ,  H05K2201/0175 ,  H05K2201/0179 ,  H05K2201/0187 ,  H05K2201/0209 ,  H05K2201/0317 ,  H05K2201/09509 ,  H05K2201/09763 ,  H05K2203/0361 ,  Y10T29/49082

Abstract: 提供可以形成高精度地控制尺寸和厚度的印刷电路板的薄膜电阻体元件10的形成方法。该方法包括以下步骤：通过干式处理来形成规定厚度的薄膜电阻层26;在薄膜电阻层上形成导电层28;以及通过有选择地腐蚀所述导电层来形成至少两个导电层焊盘18,从而在所述导电层焊盘之间形成规定电阻值的薄膜电阻体16。由此,可以形成高精度地控制尺寸和厚度的薄膜电阻体。