公开(公告)号：WO1997006656A2

公开(公告)日：1997-02-20

申请号：PCT/IB1996000764

申请日：1996-07-31

Applicant: PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB

Inventor： PHILIPS ELECTRONICS N.V. ,  PHILIPS NORDEN AB ,  VAN LOENEN, Evert, Jan ,  VAN VEEN, Gerardus, Nicolaas, Anne

IPC: H05K03/00

CPC classification number: H05K1/0265 ,  H02K3/26 ,  H05K1/165 ,  H05K3/24 ,  H05K2201/0347 ,  H05K2201/098 ,  H05K2201/09881 ,  Y10S310/06 ,  Y10T29/49155

Abstract: The invention relates to a method of manufacturing a pattern of conductors (10) on a polyimide base (1). After the conductors (11) have been formed in known manner ridges (21) of an insulating material are formed in the metal-free zones by applying, exposing and developing a UV-sensitive resist. Subsequently, metal is deposited on the conductors (11), the ridges (21) preventing short-circuits.

Abstract translation: 本发明涉及一种在聚酰亚胺基体（1）上制造导体图案（10）的方法。 在以已知方式形成导体（11）之后，通过施加，曝光和显影UV敏感抗蚀剂，在无金属区域中形成绝缘材料的脊（21）。 随后，金属沉积在导体（11）上，脊（21）防止短路。

公开(公告)号：WO2016167355A1

公开(公告)日：2016-10-20

申请号：PCT/JP2016/062132

申请日：2016-04-15

Applicant: 株式会社村田製作所

Inventor： 鷲見　高弘 ,  岡　隆宏 ,  山上　佳丈

IPC: H05K3/46

CPC classification number: H05K1/0306 ,  H05K1/09 ,  H05K1/115 ,  H05K3/0044 ,  H05K3/1291 ,  H05K3/22 ,  H05K3/4038 ,  H05K3/4061 ,  H05K3/4629 ,  H05K3/4647 ,  H05K2201/0175 ,  H05K2201/09563 ,  H05K2201/098 ,  H05K2201/09809 ,  H05K2203/1126

Abstract: セラミック配線基板（１００）は、セラミック絶縁体（１）とビア導体（２）とを備える。セラミック絶縁体（１）は、結晶質と非晶質とを含む。ビア導体（２）は、金属と酸化物とを含む。結晶質と酸化物とは、少なくとも１種の金属元素を共通して含む。セラミック絶縁体（１）において、ビア導体（２）を取り囲んで隣接する厚さ５μｍの筒状領域（３）での金属元素の濃度は、筒状領域以外の領域（４）での金属元素の濃度より高い。

Abstract translation: 陶瓷布线板（100）设置有陶瓷绝缘体（1）和通路导体（2）。 陶瓷绝缘体（1）含有结晶材料和无定形材料。 通孔导体（2）含有金属和氧化物。 结晶材料和氧化物含有至少一种共同的金属元素。 在陶瓷绝缘体（1）中，通孔导体（2）的周围和相邻的5μm厚的圆柱形区域（3）中的金属元素的浓度高于区域（4）中的金属元素的浓度， 除了圆柱形区域。

公开(公告)号：WO2016065260A1

公开(公告)日：2016-04-28

申请号：PCT/US2015/057114

申请日：2015-10-23

Applicant: NASCENT OBJECTS, INC.

Inventor： ELMIEH, Baback ,  PALAN, Saurabh ,  CROSSEN, Rex, Wenters ,  JAIS, Alexandre

IPC: B29C70/88 ,  B29C70/82 ,  H05K3/10

CPC classification number: H05K3/4679 ,  B29C33/0016 ,  B29C33/448 ,  B29C64/00 ,  B29C64/10 ,  B29C2043/3668 ,  B33Y10/00 ,  B33Y30/00 ,  B33Y70/00 ,  G05B19/4099 ,  G05B2219/35134 ,  G05B2219/49007 ,  H05K1/0284 ,  H05K1/095 ,  H05K1/097 ,  H05K1/111 ,  H05K1/162 ,  H05K1/183 ,  H05K3/0005 ,  H05K3/0014 ,  H05K3/0044 ,  H05K3/0088 ,  H05K3/101 ,  H05K3/103 ,  H05K3/1258 ,  H05K3/26 ,  H05K3/4007 ,  H05K3/4015 ,  H05K2201/0329 ,  H05K2201/098 ,  H05K2201/10265 ,  H05K2203/0126 ,  H05K2203/0228 ,  H05K2203/0292 ,  H05K2203/0514 ,  H05K2203/06 ,  H05K2203/0783 ,  H05K2203/082 ,  H05K2203/085 ,  H05K2203/1115 ,  H05K2203/1194 ,  H05K2203/128 ,  H05K2203/143 ,  H05K2203/163 ,  H05K2203/175 ,  H05K2203/302 ,  H05K2203/308

Abstract: A method for forming a three-dimensional object with at least one conductive trace comprises providing an intermediate structure that is generated (e.g., additively or subtractively generated) from a first material in accordance with a model design of the three- dimensional object. The intermediate structure may have at least one predefined location for the at least one conductive trace. The model design includes the at least one predefined location. Next, the at least one conductive trace may be generated adjacent to the at least one predefined location of the intermediate structure. The at least one conductive trace may be formed of a second material that has an electrical and/or thermal conductivity that is greater than the first material.

Abstract translation: 用于形成具有至少一个导电迹线的三维物体的方法包括提供根据三维物体的模型设计从第一材料产生（例如，相加地或相减地产生）的中间结构。 中间结构可以具有用于至少一个导电迹线的至少一个预定位置。 模型设计包括至少一个预定位置。 接下来，可以与中间结构的至少一个预定位置相邻地生成至少一个导电迹线。 所述至少一个导电迹线可以由具有大于第一材料的电导率和/或导热系数的第二材料形成。

公开(公告)号：WO2015135734A1

公开(公告)日：2015-09-17

申请号：PCT/EP2015/053542

申请日：2015-02-19

Applicant: CONTI TEMIC MICROELECTRONIC GMBH

Inventor： BEART, Karin ,  BOCK, Johannes ,  GROSS, Stephanie ,  SCHMIDT, Thomas ,  SCHUCH, Bernhard

IPC: H05K1/02 ,  H05K1/03 ,  H05K1/18

CPC classification number: H05K1/0203 ,  H01L24/19 ,  H01L24/20 ,  H01L2224/04105 ,  H01L2224/24246 ,  H01L2224/32245 ,  H01L2224/48227 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19105 ,  H05K1/0209 ,  H05K1/0265 ,  H05K1/0366 ,  H05K1/0373 ,  H05K1/185 ,  H05K1/186 ,  H05K2201/0209 ,  H05K2201/098 ,  H01L2924/00 ,  H01L2924/00012

Abstract: Leistungsmodul mit mindestens einem Leistungsbauteil (4), integriert in eine Leiterplatte,wobei die Leiterplatte mindestens eine obere Kupferlage (2) und eine untere Kupferlage (3) umfasst und zwischen den beiden Kupferlagen (2, 3) elektrisch isolierendes Leiterplattenbasismaterial (1) angeordnet ist, wobei das Leiterplattenbasismaterial (1) ein mit Harz getränktes Glasfaserbasisgewebe, ein sogenanntes Prepreg-Material, ist, das mindestens eine Leistungsbauteil (4) zwischen der oberen Kupferlage (2) und der unteren Kupferlage (3) vollständig mit Leiterplattenbasismaterial (1) umschlossen ist, und wobei die Kupferlagen (2, 3) eine Dicke im Bereich von bis zu 105 µm aufweisen und das Prepreg-Material (1) als ein thermisches, mit Zusatzstoffen gefülltes Prepreg-Material mit einer Wärmeleitfähigkeit größer ≈0,5 W/mK ausgeführt ist.

Abstract translation: 是功率模块与至少一个功率装置（4）集成到一个电路板，其中所述电路板包括至少一个上部铜层（2）和下铜层（3）和布置在两个铜层之间（2，3）电绝缘的印刷电路板的基材（1） 其中，所述印刷电路板的基材（1）是一种树脂浸渍的玻璃纤维的基底织物，一个所谓的预浸材料，其通过至少一个功率组件（4）包围的上铜层之间（2）和所述下铜层（3）完全地与印刷电路板基体材料（1） 和铜层（2，3）的厚度在高达105微米的范围内和预浸材料（1），其为热，填充有具有导热性的添加剂预浸材料更大≈0,5进行，其中W / mK的 是。

公开(公告)号：WO2015016289A1

公开(公告)日：2015-02-05

申请号：PCT/JP2014/070141

申请日：2014-07-30

Applicant: 京セラ株式会社

Inventor： 川崎　晃一

IPC: H05K3/34 ,  H01L23/12

CPC classification number: H05K1/111 ,  H01L23/13 ,  H01L23/24 ,  H01L23/49838 ,  H01L24/32 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/73265 ,  H01L2224/83385 ,  H01L2924/181 ,  H05K1/0209 ,  H05K1/181 ,  H05K3/243 ,  H05K3/244 ,  H05K3/3431 ,  H05K3/4629 ,  H05K2201/09154 ,  H05K2201/09163 ,  H05K2201/09381 ,  H05K2201/094 ,  H05K2201/09418 ,  H05K2201/09663 ,  H05K2201/097 ,  H05K2201/098 ,  H05K2201/10068 ,  H05K2201/10075 ,  H05K2201/10106 ,  H05K2201/10151 ,  H05K2201/2054 ,  H05K2203/1178 ,  Y02P70/611 ,  Y02P70/613 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 【課題】　電極上に電子部品を接合する際に、接合材内にボイドが発生する可能性を低減すること。 【解決手段】　配線基板１は、絶縁基板11と、絶縁基板11上に平面視で隣り合うようにして複数設けられた電極12とを有しており、電極12は外周縁に開口部12ｂを有して外周縁から内側に向かうスリット12ａを有し、隣り合う２つの電極12のうち、一方の電極12にあるスリット12ａは、スリット12ａに引いた中心線12ｃが他方の電極12の外周縁と交わっている。

Abstract translation: [问题]为了减少当将电子部件接合到电极时在接合材料内出现空隙的可能性。 布线基板（1）具有绝缘基板（11）和在绝缘基板（11）上平面地并排设置的多个电极（12），电极（12） 在外周具有开口（12b）和从外周到内部的狭缝（12a），并且在彼此相邻的两个电极（12）中，一个电极（12）中的狭缝（12a）具有 ，与另一个电极（12）的外周相交，跟踪到狭缝（12a）的中心线（12c）。

公开(公告)号：WO2013136895A1

公开(公告)日：2013-09-19

申请号：PCT/JP2013/053292

申请日：2013-02-12

Applicant: 富士電機株式会社

Inventor： 中村　瑶子 ,  梨子田　典弘

IPC: H01L23/12 ,  H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L23/36 ,  H01L25/07 ,  H01L25/18

CPC classification number: H05K1/0296 ,  H01L21/56 ,  H01L21/563 ,  H01L23/12 ,  H01L23/28 ,  H01L23/3121 ,  H01L23/3735 ,  H01L23/4334 ,  H01L23/49811 ,  H01L23/49833 ,  H01L24/01 ,  H01L25/072 ,  H01L31/048 ,  H01L33/52 ,  H01L33/56 ,  H01L2924/15747 ,  H01L2924/15787 ,  H01L2924/351 ,  H05K1/115 ,  H05K1/185 ,  H05K2201/09609 ,  H05K2201/09727 ,  H05K2201/098 ,  H01L2924/00

Abstract: 　封止樹脂の密着性を保持し、モジュールの信頼性等を向上させることができる樹脂封止型の半導体装置を提供する。　導電パターン付絶縁基板１と、導電パターン付絶縁基板１の導電パターン２ａ，２ｂ上に固着された導電ブロック３ａ，３ｂと、導電ブロック上に固着された半導体チップ６と、半導体チップ上に固着された導電ポスト８を備えるプリント基板９と、これらを封止する樹脂１１とを備えている半導体装置である。導電ブロックが固着した箇所の周囲の導電パターンの単位面積あたりの平均の導電膜の体積を、導電ブロックから外に向って減少するようにした。

Abstract translation: 提供一种树脂密封半导体器件，其能够保持密封树脂的密合性并提高模块的可靠性。 该半导体器件具有导电图案（1）的绝缘基板，固定在绝缘基板（1）的导电图案（2a，2b）上的导电块（3a，3b），固定在绝缘基板 导电块，具有固定在半导体芯片上的导电柱（8）的印刷基板（9）和密封它们的树脂（11）。 在导电块固定的位置附近的导电图案的每单位表面积的导电膜的平均体积从导电块向外减少。

公开(公告)号：WO2013030931A1

公开(公告)日：2013-03-07

申请号：PCT/JP2011/069475

申请日：2011-08-29

Applicant: 日本碍子株式会社 ,  谷 信 ,  平井 隆己 ,  矢野 信介 ,  田邊 大始

Inventor： 谷　信 ,  平井　隆己 ,  矢野　信介 ,  田邊　大始

IPC: H05K3/46

CPC classification number: H05K3/4629 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/5283 ,  H01L2924/0002 ,  H05K1/0242 ,  H05K3/4623 ,  H05K2201/09227 ,  H05K2201/09236 ,  H05K2201/098 ,  H05K2201/09827 ,  H01L2924/00

Abstract: 　本発明に係る積層焼結セラミック配線基板においては、面内導体の少なくとも一部がファインライン化されている。にもかかわらず、ファインライン化された面内導体の断面形状を台形とし、且つ当該台形状の断面の高さ（ａ）、下底の長さ（ｃ）及び上底の長さ（ｄ）、並びに基板の主面に平行な面内において隣り合う面内導体の台形状の断面の下底の間隔（ｂ）が特定の関係を満たすように構成することにより、配線のオープン（断線）が多発したり、高温高湿環境での信頼性が低下したりする等の問題を抑制することができる。即ち、本発明によれば、微細な配線層を有するにもかかわらず、低いオープン不良率及びショート不良率を有し、且つ高い高温高湿信頼性を有する、積層セラミック配線基板が提供される。また、かかる配線基板を使用することにより、高速化、小型化、及び低背化（薄型化）された信頼性の高い半導体パッケージが提供される。

Abstract translation: 在这种层叠烧结陶瓷布线基板中，至少一些面内导体是精细的。 然而，精细的面内导体的横截面形状被制成梯形; 以及梯形形状（a）的横截面的高度，下基部（c）的长度和上基部（d）的长度以及截面的下基部之间的间隔（b） 在与基板的主表面平行的平面内相邻的面内导体的梯形形状构成为满足特定关系。 由此，可以使诸如布线在诸如高温/高湿环境中经常变得开放（断裂）或变得不可靠的问题最小化的问题。 本发明提供了一种层叠烧结陶瓷布线基板，其具有低开路或短路电路的缺陷发生率，同时具有优良的高湿度/高湿度可靠性，尽管具有精细的布线层。 通过使用这种接线衬底，提供了一种更快，更紧凑，更薄，更薄的高可靠性半导体封装。

公开(公告)号：WO2009020464A9

公开(公告)日：2009-04-30

申请号：PCT/US2007078918

申请日：2008-03-18

Applicant: FRY METALS INC ,  KHASELEV OSCAR ,  DESAI NITIN ,  MARCZI MICHAEL T ,  SINGH BAWA

Inventor： KHASELEV OSCAR ,  DESAI NITIN ,  MARCZI MICHAEL T ,  SINGH BAWA

IPC: H01F5/00

CPC classification number: H01F5/003 ,  B22F2998/00 ,  C09D11/52 ,  H01L51/0022 ,  H05K3/1241 ,  H05K3/1258 ,  H05K3/38 ,  H05K2201/098 ,  H05K2201/09909 ,  H05K2203/0568 ,  H05K2203/0769 ,  H05K2203/1105 ,  H05K2203/1131 ,  H05K2203/1476 ,  B22F1/0062

Abstract: Conductive patterns and methods of using and printing such conductive patterns are disclosed. In certain examples, the conductive patterns may be produced by disposing a conductive material between supports on a substrate. The supports may be removed to provide conductive patterns having a desired length and/or geometry.

Abstract translation: 公开了使用和印刷这种导电图案的导电图案和方法。 在某些示例中，导电图案可以通过将导电材料设置在衬底上的支撑物之间来产生。 支撑件可被移除以提供具有期望长度和/或几何形状的导电图案。

公开(公告)号：WO2006077163A3

公开(公告)日：2007-02-15

申请号：PCT/EP2006000612

申请日：2006-01-24

Applicant: JUMA PCB GMBH ,  WOELFEL MARKUS

Inventor： WOELFEL MARKUS

IPC: H05K1/02 ,  H05K3/10 ,  H05K3/22

CPC classification number: H05K3/103 ,  H05K1/0272 ,  H05K3/222 ,  H05K2201/064 ,  H05K2201/098 ,  H05K2201/10257 ,  H05K2201/1028 ,  H05K2201/10287

Abstract: The invention relates to a wire-printed circuit board or card (1) comprising conductors (6) that run on and/or in the circuit board or card between connection points (4). The aim of the invention is to improve a circuit board of this type. To achieve this, at least one of the conductors (6) has a rectangular or square cross-section. In addition, at least some of the conductors have a hollow cross-section, in which a coolant or heating agent circulates.

Abstract translation: 本发明涉及的线描述的印刷电路板或板（1）上和/或在连接点之间的印刷电路板或卡（4）延伸的线（6）。 为了改善这样的电路板，它提供了引线（6）中的至少一个具有矩形或正方形横截面。 还可以设想的是，至少一些引线的中空横截面，其中autweisen的循环的冷却剂或加热装置。

公开(公告)号：WO2005086552A1

公开(公告)日：2005-09-15

申请号：PCT/JP2005/003490

申请日：2005-03-02

Applicant: 新光電気工業株式会社 ,  三菱製紙株式会社 ,  深瀬 克哉 ,  酒井 豊明 ,  入沢 宗利 ,  小室 豊一 ,  金田 安生 ,  名塚 正範 ,  相澤 和佳奈

Inventor： 深瀬 克哉 ,  酒井 豊明 ,  入沢 宗利 ,  小室 豊一 ,  金田 安生 ,  名塚 正範 ,  相澤 和佳奈

IPC: H05K3/42

CPC classification number: H05K3/064 ,  H05K1/116 ,  H05K3/0094 ,  H05K3/061 ,  H05K3/065 ,  H05K3/108 ,  H05K3/421 ,  H05K3/427 ,  H05K2201/09381 ,  H05K2201/09563 ,  H05K2201/09581 ,  H05K2201/098 ,  H05K2203/0517 ,  H05K2203/0577 ,  H05K2203/0582 ,  H05K2203/1184 ,  H05K2203/1394

Abstract: 回路基板の製造方法において、エッチングレジスト層およびめっきレジスト層を形成する際の位置合わせが原因となり発生していたランドと孔の位置ずれの問題を解決する手段として、表面および貫通孔または／および非貫通孔の内壁に導電層を有する絶縁性基板の表面に第一樹脂層を形成する工程、表面導電層上の第一樹脂層上に、第一樹脂層用現像液に不溶性または難溶性の第二樹脂層を形成する工程、第一樹脂層用現像液によって孔上の第一樹脂層を除去する工程を含むことを特徴とする回路基板の製造方法、および、第二樹脂層を形成する前に、第一樹脂層表面を一様に帯電させて、孔上の第一樹脂層と表面導電層上の第一樹脂層とに電位差を誘起させる工程を含む回路基板の製造方法を提供する。また、位置ずれの少ない高精度の孔を有する回路基板を提供する。

Abstract translation: 提供一种电路板制造方法，用于解决当形成抗蚀剂层和电镀抗蚀剂层时进行的取向引起的焊盘和孔之间的不对准的装置。 该方法的特征在于包括以下步骤：在绝缘基板的表面上形成第一树脂层的步骤，该绝缘基板在通孔和/或盲孔的表面和内壁上具有导电层，形成不溶于第二树脂层 或几乎不溶于表面导电层上的第一树脂层上的第一树脂层的显影剂，并且通过使用第一树脂层的显影剂除去孔上的第一树脂层。 提供了另一种电路板制造方法，该方法包括以下步骤：在形成第二树脂层之前，使第一树脂层的表面均匀地充电并在孔上的第一树脂层和表面导电层上的第一树脂层之间引起电位差 。 此外，提供了具有较小错位和高精度的孔的电路板。