公开(公告)号：EP0365755B1

公开(公告)日：1995-01-11

申请号：EP89112702.9

申请日：1989-07-12

Applicant: International Business Machines Corporation

Inventor： Broddus, Cynthia J. ,  Scales, Eugene M. ,  Sissenstein, Carl C. ,  Wiley, John P. ,  Jephson, John R.

IPC: H05K3/46

CPC classification number: H05K3/4641 ,  H05K3/0052 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2203/1536 ,  Y10T29/49126 ,  Y10T29/49155

公开(公告)号：EP0365755A1

公开(公告)日：1990-05-02

申请号：EP89112702.9

申请日：1989-07-12

Applicant: International Business Machines Corporation

Inventor： Broddus, Cynthia J. ,  Scales, Eugene M. ,  Sissenstein, Carl C. ,  Wiley, John P. ,  Jephson, John R.

IPC: H05K3/46

CPC classification number: H05K3/4641 ,  H05K3/0052 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2203/1536 ,  Y10T29/49126 ,  Y10T29/49155

Abstract: An electrically conductive circuit member for use within a multilayered circuit board assembly wherein the member comprises a sheet of electrically con­ductive material (15) (e.g., copper) and first and second layers (21, 22) of electrically insulative material (e.g., prepreg) bonded thereto to sub­stantially encapsulate the conductive material therein. The conductive material includes a plurality of apertures (41) and a plurality of elongated openings (17, 45), which openings are mechanically provided in a predefined pattern to assure at least two electrically isolated regions within the singular, planar conductive material. A method of making this circuit member is also defined, said method not requiring the need for wet/chemical processing and the disadvantages associated therewith.

Abstract translation: 对于多层电路板组件worin的构件内使用导电电路部件包括电绝缘材料的导电材料的片材（15）（例如，铜）和第一和第二层（21,22）（例如，预浸料） 结合到其上，以在其中基本上封装导电材料。 所述导电材料包括光圈的多个（41）和细长开口（17，45），以预定模式被机械地设置为单数，平面导电材料内保证至少两个电隔离区开口的多元性。 因此使这种电路部件的方法被定义，所述方法不要求对湿/化学处理的需要，并用有相关的缺点。

公开(公告)号：EP0180183A2

公开(公告)日：1986-05-07

申请号：EP85113697.8

申请日：1985-10-28

Applicant: KABUSHIKI KAISHA TOSHIBA

Inventor： Igarashi, Yutaka ,  Hiraoka, Masaru

IPC: H05K3/46

CPC classification number: H05K1/116 ,  H05K1/0287 ,  H05K1/0298 ,  H05K3/429 ,  H05K2201/09309 ,  H05K2201/09454 ,  H05K2201/09609 ,  H05K2201/0969 ,  H05K2201/09718 ,  H05K2201/09945 ,  H05K2201/10689

Abstract: A multilayer printed wiring board comprises at least one layer with interlayer connection pattern (200, 300) at the basic grids. The interlayer connection pattern (200, 300) has a clearance (62, 204, 304) when a small diameter through hole (60B) is formed and has a land part (63, 205, 303) contacted to the through hole wall (61A) when a large diameter through hole (60A) is formed.
In order to obtain interlayer connection or non-connection, the diameter of a through hole is varied.

Abstract translation: 多层印刷线路板包括至少一层在基本网格处具有层间连接图案（200,300）的层。 当形成小直径通孔（60B）时，层间连接图案（200,300）具有间隙（62,204,304），并且具有与通孔壁（61A）接触的接合部分（63,205,303） ）形成大直径通孔（60A）。 为了获得层间连接或不连接，通孔的直径是变化的。

公开(公告)号：EP0069102A3

公开(公告)日：1983-03-16

申请号：EP82850145

申请日：1982-06-24

Applicant: TELEFONAKTIEBOLAGET L M ERICSSON

Inventor： Josefsson, Lars Gustaf ,  Svensson, Bengt Tomas ,  Moeschlin, Lars Felix

IPC: H01P05/08 ,  H01P03/08

CPC classification number: H01P3/085 ,  H01P3/088 ,  H01P5/08 ,  H05K1/0222 ,  H05K1/0251 ,  H05K3/4614 ,  H05K3/4623 ,  H05K2201/0715 ,  H05K2201/09536 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09718 ,  H05K2201/09809

Abstract: An impedance matching stripline transition for microwave signals which are conducted from a stripline circuit on one laminate (2) to another laminate (4) through a number of intermediate laminates (3). The connection between an incoming stripline circuit (21) on one laminate (2) to the outgoing stripline circuit (41) on the other laminate is performed as a short coaxial line. The outer conductor of the coaxial line is formed by a number of through-plated holes (12, 13, 23, 33, 43) in horseshoe form around a central conductor of through-plated holes (24, 34). The outer conductor is connected with the earth plane (31, 11, 45) of the laminates. They serve simultaneously as suppressor of not desired modes in the microwave signals which is supplied to the transition via the conductor (21).

公开(公告)号：WO2014115578A1

公开(公告)日：2014-07-31

申请号：PCT/JP2014/050148

申请日：2014-01-08

Applicant: 日本電気株式会社

Inventor： 柏倉　和弘

IPC: H01P3/08 ,  H05K3/46

CPC classification number: H01P3/082 ,  H01P3/026 ,  H05K1/0224 ,  H05K1/0245 ,  H05K1/0251 ,  H05K1/0253 ,  H05K1/116 ,  H05K3/429 ,  H05K2201/09718 ,  Y10T29/49167

Abstract: 　プリント配線基板は、配線層と、第１の接地層と、第２の接地層と、接地用スルーホールと、信号用スルーホールと、第１のクリアランスと、第２クリアランスとを備える。配線層は、信号配線を有する。第１の接地層は、第１の接地プレーンを有する。第２の接地層は、前記配線層と前記第１の接地層との間に位置し、第２の接地プレーンを有する。接地用スルーホールは、前記配線層と前記第１および第２の接地層とを貫通し、前記第２の接地プレーンと接続する。信号用スルーホールは、前記配線層と前記第１および第２の接地層とを貫通し、前記信号配線と接続する。第１のクリアランスは、前記第１の接地層に形成され、前記信号用スルーホールおよび前記接地用スルーホールの周囲に位置し、前記第１の接地プレーンを前記信号用スルーホールおよび前記接地用スルーホールから分離する。第２クリアランスは、前記第２の接地層に形成され、前記信号用スルーホールの周囲に位置し、前記第２の接地プレーンを前記信号用スルーホールから分離する。

Abstract translation: 印刷电路板设置有布线层，第一接地层，第二接地层，接地通孔，信号通孔，第一间隙和第二间隙。 布线层具有信号线。 第一接地层具有第一接地层。 第二接地层位于布线层和第一接地层之间，并具有第二接地层。 接地通孔穿过布线层，第一接地层和第二接地层，并连接到第二接地层。 信号通孔通过布线层，第一接地层和第二接地层，并连接到信号线。 第一间隙形成在第一接地层中，位于信号通孔和接地通孔附近，并且将第一接地平面与信号通孔和接地通孔分开。 第二间隙形成在第二接地层中，位于信号通孔附近，并且将第二接地面与信号通孔分离。

公开(公告)号：WO2010126966A1

公开(公告)日：2010-11-04

申请号：PCT/US2010/032706

申请日：2010-04-28

Applicant: E. I. DU PONT DE NEMOURS AND COMPANY ,  GEORGIA TECH RESEARCH CORPORATION ,  CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  MCGREGOR, David Ross ,  SUNDARAM, Venkatesh ,  NAIR, Deepukumar M.

Inventor： CHAN, Cheong-Wo Hunter ,  DELLIS, Lynne E. ,  LIU, Fuhan ,  MCGREGOR, David Ross ,  SUNDARAM, Venkatesh ,  NAIR, Deepukumar M.

IPC: H05K1/16 ,  H05K3/46

CPC classification number: H05K1/162 ,  H05K3/0035 ,  H05K3/0038 ,  H05K3/108 ,  H05K3/4644 ,  H05K3/4652 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2201/10674 ,  H05K2203/0353 ,  H05K2203/1126

Abstract: Provided are semiconductor packages comprising at least one thin-film capacitor attached to a printed wiring board core through build-up layers, wherein a first electrode of the thin-film capacitor comprises a thin nickel foil, a second electrode comprises a copper electrode, and a copper layer is formed on the nickel foil. The interconnections between the thin-film capacitor and the semiconductor device provide a low inductance path to transfer charge to and from the semiconductor device. Also provided are methods for fabricating such semiconductor packages.

Abstract translation: 提供了包括通过堆积层附着到印刷线路板芯的至少一个薄膜电容器的半导体封装，其中薄膜电容器的第一电极包括薄镍箔，第二电极包括铜电极和 在镍箔上形成铜层。 薄膜电容器和半导体器件之间的互连提供了将电荷转移到半导体器件和从半导体器件传输电荷的低电感路径。 还提供了制造这种半导体封装的方法。

公开(公告)号：WO2008124340A1

公开(公告)日：2008-10-16

申请号：PCT/US2008/058555

申请日：2008-03-28

Applicant: MOTOROLA, INC. ,  KEMET ELECTRONIC CORPORATION ,  DUNN, Gregory, J. ,  SAVIC, Jovica ,  LESSNER, Philip, M. ,  HARRINGTON, Albert, K.

Inventor： DUNN, Gregory, J. ,  SAVIC, Jovica ,  LESSNER, Philip, M. ,  HARRINGTON, Albert, K.

IPC: H01G4/12

CPC classification number: H05K1/162 ,  H01G4/008 ,  H01G4/33 ,  H05K3/382 ,  H05K3/429 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09718 ,  H05K2203/0315 ,  H05K2203/1536 ,  Y10T29/43

Abstract: High capacitance value capacitors are formed using bimetal foils (120, 130) of an aluminum layer (124, 134) attached to a copper layer (122, 132). The copper side of a bimetallic copper/aluminum foil or a monometallic aluminum foil is temporarily protected using aluminum or other materials, to form a sandwich. The exposed aluminum is treated to increase the surface area of the aluminum by at least one order of magnitude, while not attacking any portion of the protected metal. When the sandwich is separated, the treated bimetal foil (120 or 130) is formed into a capacitor, where the copper layer (122 or 132) is one electrode of the capacitor and the treated aluminum layer (124 and 324 or 134 and 334) is in intimate contact with a dielectric layer (540) of the capacitor.

Abstract translation: 使用连接到铜层（122,132）的铝层（124,134）的双金属箔（120,130）形成高电容值电容器。 双金属铜/铝箔或单金属铝箔的铜面用铝或其他材料暂时保护，形成三明治。 处理暴露的铝以将铝的表面积增加至少一个数量级，同时不侵蚀受保护金属的任何部分。 当三明治分离时，处理的双金属箔（120或130）形成电容器，其中铜层（122或132）是电容器的一个电极和经处理的铝层（124和324或134和334） 与电容器的电介质层（540）紧密接触。

公开(公告)号：WO2008075504A1

公开(公告)日：2008-06-26

申请号：PCT/JP2007/071218

申请日：2007-10-31

Applicant: 株式会社村田製作所 ,  小林 玄樹 ,  國松 宏 ,  南川 忠洋

Inventor： 小林 玄樹 ,  國松 宏 ,  南川 忠洋

IPC: H01G4/12 ,  H01G13/00 ,  H05K3/46

CPC classification number: H05K1/162 ,  H01G4/008 ,  H01G4/01 ,  H01G4/252 ,  H01G4/33 ,  H05K1/092 ,  H05K3/385 ,  H05K3/4611 ,  H05K2201/09309 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2203/0315

Abstract: 　セラミック誘電体の信頼性が高く、樹脂による埋め込みの方法で、配線基板などに内蔵させる場合における、容量形成用の電極層と樹脂との密着強度に優れた薄層コンデンサを効率よく製造することを可能にする。 　ウエットエッチングを妨げる酸化膜が表面に形成されていない、卑金属を含有する電極層１２ａ，１２ｂと、電極層により挟まれたセラミック誘電体層１３とを備えた積層体１５を形成し、電極層をウエットエッチングによってパターニングして容量形成用の電極層１４ａ，１４ｂを形成した後、酸化性雰囲気中で熱処理することにより、容量形成用の電極の表面に酸化膜を形成する。 　積層体形成工程を、金属粉末を含有し電極層となるべき導体グリーンシートと、セラミック誘電体層となるべき誘電体セラミックグリーンシートとを積層することにより未焼成積層体を得る工程と、未焼成積層体を焼成する工程とを備えた工程とする。

Abstract translation: 本发明提供了一种有效制造陶瓷电介质体的可靠性高的薄层电容器的方法，并且在用于电容形成的电极层与电容器的结合中的树脂之间具有优异的粘接强度，例如 通过用树脂嵌入电容器的布线板。 形成在其表面上不包含含有含金属的电极层（12a，12b）和保持在电极层之间的陶瓷电介质层（13）的氧化膜的不含氧化膜的层叠体（15）。 通过湿蚀刻图案化电极层，形成用于电容形成的电极层（14a，14b），然后在氧化气氛中进行热处理，以在用于电容形成的电极的表面上形成氧化膜。 叠层形成步骤包括将包含金属粉末并转换成电极层的导体生片堆叠在一起，并将介电陶瓷生片彼此顶部转化为陶瓷电介质层以提供未烘烤的步骤 层压体和烘烤未烘烤层压体的步骤。

公开(公告)号：WO2008031042A1

公开(公告)日：2008-03-13

申请号：PCT/US2007/077896

申请日：2007-09-07

Applicant: QUALCOMM INCORPORATED ,  DEVEREUX, Jeff ,  BERGER, Fritz, Gerd ,  JOHNSTON, William, A. ,  TASSOUDJI, Mohammad Ali ,  ALDERN, Scott

Inventor： DEVEREUX, Jeff ,  BERGER, Fritz, Gerd ,  JOHNSTON, William, A. ,  TASSOUDJI, Mohammad Ali ,  ALDERN, Scott

IPC: H01P1/213

CPC classification number: H01P5/085 ,  H05K1/0243 ,  H05K1/116 ,  H05K3/3447 ,  H05K2201/09718 ,  H05K2201/09809 ,  Y10T29/49139

Abstract: A compact Ku band microwave diplexer configured as a three port surface mount component on a miniature alumina substrate. Input signals occurring at a common port having frequencies within a first pass band are passed to a second port while being isolated from signals occurring at a third port. Signals occurring at the third port are passed to the common port while being isolated from the signals at the second port. A microstrip dual spur line filter is used combined with open circuit stubs to provide enhanced second harmonic suppression on the transmit side, while using a coupled line microstrip filter on the receive side. This approach allows for compact size and automated component assembly through pick and place and reflow manufacturing techniques.

Abstract translation: 在微型氧化铝基板上构造为三端口表面安装部件的紧凑型Ku波段微波双工器。 在具有第一通带内的频率的公共端口处发生的输入信号被传递到第二端口，同时与在第三端口处发生的信号隔离。 在第三个端口发生的信号被传递到公共端口，同时与第二个端口的信号隔​​离。 微带双支路线路滤波器与开路短路结合使用，以在接收侧使用耦合线路微带滤波器，在发射侧提供增强的二次谐波抑制。 这种方法允许通过拾取和放置和回流制​​造技术实现紧凑的尺寸和自动部件组装。

公开(公告)号：WO2008024411A2

公开(公告)日：2008-02-28

申请号：PCT/US2007018589

申请日：2007-08-22

Applicant: MOLEX INC ,  MAKINO KIMIYASU ,  KAJIWARA SHINJI

Inventor： MAKINO KIMIYASU ,  KAJIWARA SHINJI

CPC classification number: H01P5/085 ,  H05K1/0222 ,  H05K1/0243 ,  H05K1/0251 ,  H05K1/116 ,  H05K3/429 ,  H05K2201/0715 ,  H05K2201/09618 ,  H05K2201/09718 ,  H05K2201/09809 ,  H05K2201/10189

Abstract: An impedance matched circuit board utilizes a series of vias, one signal via that is surrounded by four ground vias in order to effect impedance matching with a coaxial signal transmission line. The vias are plated and extend through the thickness of the circuit board. Both opposing surfaces of the circuit board are provided with a conductive ground layer and each such ground layer has an opening formed there that encompasses one or more of the vias. On the top surface the opening surrounds the signal and ground via and on the bottom surface the opening only partially surrounds the signal via and the opening includes a convex portion formed therein.

Abstract translation: 阻抗匹配电路板使用一系列通孔，一个信号通孔被四个接地通孔包围，以实现与同轴信号传输线的阻抗匹配。 通孔被电镀并延伸穿过电路板的厚度。 电路板的两个相对表面设置有导电接地层，并且每个这样的接地层具有形成在其中的开口，其中包含一个或多个通孔。 在顶表面上，开口围绕信号和接地通孔，并且在底表面上，开口仅部分地围绕信号通孔，并且开口包括形成在其中的凸部。