-
公开(公告)号：CN101789263A
公开(公告)日：2010-07-28
申请号：CN201010123964.7
申请日：2003-07-03
Applicant: 株式会社瑞萨科技
IPC: G11C16/02
Abstract: 一种多功能卡装置(5)包括外部连接端子(13A，13B)、接口控制器(10)、存储器(12)以及连接到接口控制器和外部连接端子的安全控制器(11)。接口控制器具有多个接口控制方式，并且通过根据来自外部的指示的控制方式来控制外部接口动作和存储器接口动作。外部连接端子具有为每个接口控制方式所个性化的个别端子和共性化的公共端子。公共端子包括时钟输入端子、电源端子和接地端子。所述个别端子包括数据端子，和安全控制器的专用端子(13B)。对于多种接口控制方式，使外部连接端子部分共性化和个性化，由此保证接口的可靠性，并抑制物理大小的增加。还可以通过安全控制器独立接口保证安全处理。
-
公开(公告)号：CN1933157B
公开(公告)日：2010-07-14
申请号：CN200610115085.3
申请日：2006-08-23
Applicant: 株式会社瑞萨科技
IPC: H01L27/06 , H01L21/822
CPC classification number: H01L27/0629 , H01L21/823462 , H01L21/823857 , H01L28/20 , H01L28/40
Abstract: 一种半导体器件，尽管存在虚拟有源区域，但是其仍使得不再需要较大的芯片面积并且改善了半导体衬底的表面平坦度。在制造这种半导体器件的工艺中，在作为有源区域的n型埋层上方形成用于高电压MISFET的厚栅绝缘膜，并且在该栅绝缘膜上方形成内部电路的电阻元件IR。由于该厚栅绝缘膜位于n型埋层与电阻元件IR之间，因此减小了在衬底(n型埋层)与电阻元件IR之间产生的耦合电容。
-
公开(公告)号：CN101771048A
公开(公告)日：2010-07-07
申请号：CN200910265276.1
申请日：2009-12-28
Applicant: 株式会社瑞萨科技
IPC: H01L27/088 , H01L29/51 , H01L29/78 , H01L21/82 , H01L27/11 , H01L21/8244
CPC classification number: H01L21/823462 , G11C11/412 , H01L21/82345 , H01L27/11 , H01L27/1104 , H01L29/517 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 本发明公开了一种半导体器件及其制造方法。目的在于：在使用阈值电压的绝对值互异的多个金属绝缘体半导体晶体管的情况下，可抑制阈值电压的绝对值较大的金属绝缘体半导体晶体管驱动电流的下降。第二n型金属绝缘体半导体晶体管T2n的阈值电压比第一n型金属绝缘体半导体晶体管T1n的阈值电压大，第二n型金属绝缘体半导体晶体管T2n所具有的第二n型金属绝缘体半导体高介电常数膜H2n中的镧原子浓度与镁原子浓度之和小于第一n型金属绝缘体半导体晶体管T1n所具有的第一n型金属绝缘体半导体高介电常数膜H1n中的镧原子浓度与镁原子浓度之和。
-
公开(公告)号：CN1976007B
公开(公告)日：2010-06-16
申请号：CN200610172936.8
申请日：2006-09-30
Applicant: 株式会社瑞萨科技
IPC: H01L21/8238 , H01L27/092 , H01L29/78
CPC classification number: H01L21/823814 , H01L21/26506 , H01L21/823835 , H01L21/823864 , H01L29/665 , H01L29/6653 , H01L29/6656 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及一种在硅化物工艺前进行离子注入的半导体器件及其制造方法，能够更可靠地实现抑制MISFET中的漏电电流。一面利用掩膜层RM覆盖P沟道型MISFET，一面向N沟道型MISFET的N型源区及N型漏区中注入离子(包含F、Si、C、Ge、Ne、Ar、Kr中的至少一种)。此后，对N沟道型MISFET及P沟道型MISFET的各栅电极、源区及漏区进行硅化物化(包含Ni、Ti、Co、Pd、Pt、Er中的至少一种)。由此，在P沟道型MISFET中，就不会使漏极-本体间截止漏电电流恶化，即可在N沟道型MISFET中，抑制漏极-本体间截止漏电电流(衬底漏电电流)。
-
公开(公告)号：CN1750171B
公开(公告)日：2010-06-09
申请号：CN200510079129.7
申请日：2005-06-24
Applicant: 株式会社瑞萨科技
IPC: G11C11/413
CPC classification number: G11C11/412 , G11C5/063 , G11C5/14 , G11C11/419 , H01L27/11 , H01L27/1104
Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。
-
Patent Agency Ranking
公开(公告)号：CN1862818B
公开(公告)日：2010-06-02
申请号：CN200610080240.2
申请日：2006-05-12
Applicant: 株式会社瑞萨科技
Inventor： 鸟居克裕
IPC: H01L27/108 , H01L27/102 , H01L27/10 , H01L27/04 , H01L21/8242 , H01L21/8222 , H01L21/02 , H01L21/00
CPC classification number: H01L27/0688 , H01L23/5223 , H01L2924/0002 , H01L2924/00
Abstract: 一种具有MIM(金属绝缘体金属)结构的电容器，包括形成在电极沟槽的内部中的下电极、形成在下电极上方的介电膜和形成在介电膜上方的上电极，其中电极沟槽形成在层间绝缘膜中。上电极和介电膜都形成有大于下电极面积的面积，使得整个下电极定位于上电极和介电膜的内部。提高了电容器的可靠性和生产产量。
-
公开(公告)号：CN101308820B
公开(公告)日：2010-06-02
申请号：CN200810131804.X
申请日：2005-04-08
Applicant: 株式会社瑞萨科技
CPC classification number: G01R3/00 , G01R1/07307
Abstract: 对具有形成为窄间距的测试焊盘的半导体集成电路器件实现电测试。半导体集成电路器件的制造方法包括制备探针卡的步骤，该探针卡具有可以接触两个或多个电极的两个或多个接触端子。该步骤包括与其中形成第一布线的布线衬底相对，制备第一片，该第一片具有：用于接触两个或多个电极的两个或多个接触端子；电连接到两个或多个接触端子和第一布线的第二布线；以及包括无源元件的电路，其邻近两个或多个接触端子形成且连接到第二布线。
-
公开(公告)号：CN101188098B
公开(公告)日：2010-06-02
申请号：CN200710188626.X
申请日：2007-11-21
Applicant: 株式会社瑞萨科技
CPC classification number: G09G3/3413 , G09G3/3406 , G09G5/10 , G09G2320/064 , G09G2320/0646 , G09G2320/0653 , G09G2330/021 , G09G2360/144 , G09G2360/16
Abstract: 在本发明的显示驱动电路中，可以并用基于直方图的第一背光源控制部(107)和基于光传感器的第二背光源控制部(108)，并具有PWM生成部(109)，在将通过第一背光源控制得到的控制信号的、相对于背光源最高亮度的亮度率设为X％，将通过第二背光源控制得到的控制信号的、相对于背光源最高亮度的亮度率设为Y％的情况下，该PWM生成部将用于控制背光源的控制信号的、相对于背光源最高亮度的亮度率设为作为亮度率X％和亮度率Y％的乘积即控制信号值。
-
公开(公告)号：CN1965404B
公开(公告)日：2010-05-26
申请号：CN200580018332.1
申请日：2005-06-03
Applicant: 株式会社瑞萨科技
IPC: H01L21/8242 , G11C11/405 , H01L27/108
CPC classification number: G11C11/405 , G11C2211/4016 , H01L27/108 , H01L27/10802
Abstract: 本发明的目的在于，获得可用MOS工艺制造的、且可实现稳定动作的半导体存储装置。存储晶体管中设有杂质扩散区、沟道形成区、电荷蓄积节点、栅极氧化膜和栅电极。栅电极连接在栅极线上，杂质扩散区连接在源极线上。存储晶体管通过在电荷蓄积节点中形成蓄积了空穴的状态和未蓄积空穴的状态，分别存储数据″1″和数据″0″。存取晶体管含有杂质扩散区、沟道形成区、栅极氧化膜和栅电极。杂质扩散区与位线连接。
-
公开(公告)号：CN101714129A
公开(公告)日：2010-05-26
申请号：CN200910254143.4
申请日：2006-06-01
Applicant: 株式会社瑞萨科技
CPC classification number: G09G5/39 , G06F7/768 , G06F9/4806 , G06F13/10 , G06F13/102 , G06F13/20 , G06F13/4013 , G06F13/4022 , G06F13/4063 , G06F13/4221 , G09G3/2096 , G09G3/36 , G09G3/3648 , G09G3/3674 , G09G2310/08 , G09G2360/10
Abstract: 本发明提供一种显示控制器驱动器。上述半导体器件具有转换电路和第1寄存器。上述转换电路在将与外部的并行接口用作大尾数法或小尾数法之间进行转换。第1寄存器保存上述转换电路的控制数据。在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第1预定的控制信息时，上述转换电路将上述并行接口看作是小尾数法，在对上述第1寄存器供给即使其高位和低位比特位置调换、特定的比特位置的值中也没有变化的第2预定的控制信息时，上述转换电路将上述并行接口看作是大尾数法。无论上述尾数设定状态如何，都可正确地输入上述控制信息而不受上述尾数设定状态的影响。
-
-
-
-
-
-
-
-
-
Search Results
1423
records
(took 0.066 seconds)
