-
公开(公告)号：KR1020140043653A
公开(公告)日：2014-04-10
申请号：KR1020130005210
申请日：2013-01-17
Applicant: 삼성전자주식회사
IPC: H04N5/374
CPC classification number: H04N5/37457 , H01L27/14605 , H01L27/14614 , H01L27/14616 , H01L27/1463 , H01L27/14643
Abstract: An image sensor is disclosed. The image sensor according to an embodiment of the present invention includes: a pixel array which is composed of multiple unit pixels which respectively include a single transistor and a photodiode which is connected with the body of the single transistor; a low driver block which makes any one of multiple rows of the pixel array to enter a lead-out mode; and a sense amplifier block which senses and amplifies each of pixel signals which are outputted from multiple unit pixels included in a row which enters the lead-out mode. The row driver block controls the source voltage and gate voltage of single transistors which are included in any one among the rows of the pixel array and makes the source voltage and the gate voltage to enter the lead-out mode. According to the embodiment of the present invention, the image sensor is able to increase the integration degree of the image sensor by including only one transistor and one photodiode per unit pixel.
Abstract translation: 公开了一种图像传感器。 根据本发明的实施例的图像传感器包括：由分别包括单个晶体管的多个单位像素和与单个晶体管的主体连接的光电二极管组成的像素阵列; 使得像素阵列的多行中的任一个进入引出模式的低驱动器块; 以及感测放大器块，其感测和放大从包括在进入导出模式的行中的多个单位像素输出的每个像素信号。 行驱动器块控制包括在像素阵列中的任一行中的单个晶体管的源极电压和栅极电压，并使源极电压和栅极电压进入导出模式。 根据本发明的实施例，图像传感器能够通过每单位像素仅包括一个晶体管和一个光电二极管来增加图像传感器的积分度。
-
公开(公告)号：KR101368694B1
公开(公告)日：2014-03-03
申请号：KR1020080006501
申请日：2008-01-22
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C29/00 , G11C2216/14
Abstract: 메모리 프로그래밍 장치 및 방법이 제공된다. 본 발명의 메모리 프로그래밍 장치는 데이터 페이지를 저장하는 데이터 저장부, 상기 데이터 페이지로부터 하나 이상의 기준 문턱 전압 상태 각각의 개수를 계수하여 인덱스 정보를 생성하는 제1 계수부, 상기 생성된 인덱스 정보를 저장하는 인덱스 저장부, 및 상기 데이터 저장부에 상기 데이터 페이지를 저장하고, 상기 인덱스 저장부에 상기 생성된 인덱스 정보를 저장하는 프로그래밍부를 포함하는 것을 특징으로 하며, 이를 통해 메모리 셀의 문턱 전압의 산포 상태를 모니터할 수 있다.
멀티 비트 셀, 멀티 레벨 셀, 멀티 비트 프로그래밍, 산포 상태-
公开(公告)号：KR1020130098037A
公开(公告)日：2013-09-04
申请号：KR1020120019826
申请日：2012-02-27
Applicant: 삼성전자주식회사
IPC: H01L27/146 , H04N5/335
CPC classification number: H01L27/14629 , H01L27/14625 , H01L27/14685
Abstract: PURPOSE: A backside illumination image sensor including a reflection metal layer and a photocharge generating method thereof are provided to improve the photo sensitivity of a depth sensor by reflecting incident light passing through a photoelectric conversion device and supplying the incident light to the photoelectric conversion device again through the reflection metal layer on the lower side of the photoelectric conversion device. CONSTITUTION: A pixel array (100) includes a light receiving area (102), a wire pattern area (104), and a substrate (160). The light receiving area includes a plurality of photoelectric conversion devices (120) and a P-type well layer (110). The photoelectric conversion devices generate photocharges which are changed according to the intensity of incident light reflected from an object. A first reflection metal layer (170) is formed between insulators on the lower sides of the photoelectric conversion devices. A second reflection metal layer is formed on the lower side of the first reflection metal layer and reflects the incident light.
Abstract translation: 目的：提供包括反射金属层和光电荷产生方法的背面照明图像传感器，以通过反射通过光电转换装置的入射光并将入射光再次提供给光电转换装置来提高深度传感器的感光度 通过光电转换装置的下侧的反射金属层。 构成：像素阵列（100）包括光接收区域（102），线图形区域（104）和衬底（160）。 光接收区域包括多个光电转换装置（120）和P型阱层（110）。 光电转换装置产生根据从物体反射的入射光的强度而变化的光电荷。 在光电转换装置的下侧的绝缘体之间形成第一反射金属层（170）。 第二反射金属层形成在第一反射金属层的下侧并反射入射光。
-
公开(公告)号：KR101301773B1
公开(公告)日：2013-09-02
申请号：KR1020070108026
申请日：2007-10-25
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C2211/5621
Abstract: 멀티 비트 프로그래밍 장치 및 방법이 제공된다. 본 발명의 멀티 비트 프로그래밍 장치는 N비트의 데이터에 2
N 개의 문턱 전압 상태들 중 어느 하나를 할당하는 제1 제어부, 상기 2
N 개의 문턱 전압 상태들 중 인접한 문턱 전압 상태들을 제1 간격 또는 제2 간격 중 어느 하나만큼 이격시키는 제2 제어부, 및 상기 하나 이상의 멀티 비트 셀 각각에 상기 할당된 문턱 전압 상태를 형성하여 상기 N비트의 데이터를 프로그래밍하는 프로그래밍부를 포함하는 것을 특징으로 하며, 이를 통해 데이터를 읽을 때의 오류 비율(error rate)을 줄일 수 있다.
멀티 비트 프로그래밍, 문턱 전압 산포Abstract translation: 提供了一种多位编程设备和方法。 本发明的多位编程装置是一种多位编程装置，
-
公开(公告)号：KR101291667B1
公开(公告)日：2013-08-01
申请号：KR1020070083447
申请日：2007-08-20
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3418
Abstract: 독출 대상 메모리 셀에 인접하는 메모리 셀에 낮은 전압을 인가하는 메모리 셀 데이터 독출 방법 및 불휘발성 메모리 장치가 개시된다. 본 발명에 따른 메모리 셀 데이터 독출 방법은, 복수개의 메모리 셀들 중에서 독출 대상이 되는 메모리 셀의 제어 게이트에 제1전압을 인가하는 단계; 상기 독출 대상 메모리 셀에 인접하는 메모리 셀의 제어 게이트에 제3전압을 인가하는 단계; 및 상기 독출 대상 메모리 셀과 상기 인접하는 메모리 셀을 제외한 나머지 메모리 셀들의 제어 게이트에 제2전압을 인가하는 단계를 구비한다. 상기 제2전압은 상기 메모리 셀의 상태와 관계없이 상기 메모리 셀에 전류가 흐르도록 하는 최소 전압이고, 상기 제3전압은 상기 제1전압보다 높고 상기 제2전압보다 낮다.
-
Patent Agency Ranking
公开(公告)号：KR1020130053104A
公开(公告)日：2013-05-23
申请号：KR1020110118647
申请日：2011-11-15
Applicant: 삼성전자주식회사
CPC classification number: G06K9/78 , G01S7/4863 , G01S17/023 , G01S17/89 , G06K9/209 , H04N5/335 , H04N5/3696 , H04N13/00
Abstract: PURPOSE: An image sensor, an operating method thereof, and devices including the same are provided to generate an improved three-dimensional image, a three-dimensional color image, a three-dimensional thermal image, or a two-dimensional color thermal image by using a pixel array including thermal image pixels, depth pixels, and color pixels. CONSTITUTION: If pulse light generated from a light source is reflected from a target, an image sensor senses the reflected pulse light to measure a distance between the image sensor and the target(S10). The image sensor activates a color pixel array, a depth pixel array, and a thermal image pixel array according to a measured distance(S12). [Reference numerals] (S10) Measure a distance between an image sensor and a target; (S12) Activate at least one of color pixel, depth pixel, and thermal image pixel according to the measured distance
Abstract translation: 目的：提供一种图像传感器及其操作方法以及包括该图像传感器的装置，以通过以下方式生成改进的三维图像，三维彩色图像，三维热图像或二维彩色热图像 使用包括热图像像素，深度像素和彩色像素的像素阵列。 构成：如果从光源产生的脉冲光从目标反射，则图像传感器感测反射的脉冲光以测量图像传感器与目标之间的距离（S10）。 图像传感器根据测量距离激活彩色像素阵列，深度像素阵列和热像素阵列（S12）。 （附图标记）（S10）测量图像传感器和目标之间的距离; （S12）根据测量的距离激活彩色像素，深度像素和热图像像素中的至少一个
-
公开(公告)号：KR101213702B1
公开(公告)日：2012-12-18
申请号：KR1020060036408
申请日：2006-04-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/24 , G11C13/0004 , G11C13/0007 , G11C13/003 , G11C13/0069 , G11C16/0475 , G11C2013/0073 , G11C2213/31 , G11C2213/32 , G11C2213/71 , G11C2213/76
Abstract: 낮은동작전류, 고집적화및 고속도화를제공할수 있는비휘발성메모리소자, 그동작방법및 그제조방법이제공된다. 비휘발성메모리소자는반도체기판을포함한다. 복수의저항층들은반도체기판의표면부근에각각형성되고, 가변저항상태를저장한다. 복수의매몰전극들은복수의저항층들아래의반도체기판부분에각각형성되고, 복수의저항층들과각각연결된다. 복수의채널영역들은인접하는복수의저항층들사이를연결하고인접하는복수의하부전극들을연결하지않도록, 반도체기판의표면부근에형성된다. 게이트절연막은반도체기판의채널영역상에제공된다. 그리고, 게이트전극은게이트절연막상에형성되고, 복수의저항층들상을가로질러신장한다.
-
公开(公告)号：KR101196392B1
公开(公告)日：2012-11-02
申请号：KR1020060118559
申请日：2006-11-28
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C11/5678 , G11C13/0004 , H01L27/24
Abstract: 고집적 비휘발성 메모리 소자 및 그 경제적인 제조 방법이 제공된다. 비휘발성 메모리 소자에 있어서, 적어도 한층 이상의 제 1 반도체층은 기판의 일부분 상에 서로 이격 적층되고 제 1 도전형을 갖는다. 복수의 제 1 저항변화 저장층들은 상기 적어도 한층 이상의 제 1 반도체층 각각의 제 1 측벽을 덮는다. 복수의 제 2 반도체층들은 상기 적어도 한층 이상의 제 1 반도체층 각각의 제 1 측벽 및 상기 복수의 제 1 저항변화 저장층들 사이에 개재되고, 상기 제 1 도전형의 반대인 제 2 도전형을 갖는다. 그리고, 복수의 비트 라인 전극들은 상기 복수의 제 1 저항변화 저장층들 각각에 연결된다.
-
公开(公告)号：KR101194840B1
公开(公告)日：2012-10-25
申请号：KR1020060136821
申请日：2006-12-28
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C16/10 , G11C2211/5642
Abstract: 3개의 래치를 이용하는 메모리 셀 프로그래밍 방법 및 반도체 메모리 장치가 개시된다. 본 발명에 따른 메모리 셀 프로그래밍 방법은, 제1래치에 저장된 데이터의 k-1(k는 2이상의 자연수)번째 비트를 제3래치에 저장하는 단계, 데이터의 k번째 비트를 제1래치에 저장하는 단계, 제1래치에 저장된 k번째 비트를 제2래치에 저장하는 단계, 및 제3래치에 저장된 k-1번째 비트를 참조하여 제2래치에 저장된 k번째 비트를 메모리 셀에 기입하는 단계를 구비한다.
-
公开(公告)号：KR101169396B1
公开(公告)日：2012-07-30
申请号：KR1020060133093
申请日：2006-12-22
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/115 , B82Y10/00 , G11C16/0483 , H01L27/11521 , H01L27/11524 , H01L27/11568 , H01L27/1203
Abstract: 고집적 비휘발성 메모리 소자 및 그 동작 방법이 제공된다. 비휘발성 메모리 소자는 반도체층을 포함한다. 복수의 상부 제어 게이트 전극들은 상기 반도체층 상에 배열된다. 복수의 하부 제어 게이트 전극들은 상기 반도체층의 아래에 배열되고, 상기 복수의 상부 제어 게이트 전극들과 엇갈리게 배치된다. 복수의 상부 전하 저장층들은 상기 반도체층 및 상기 상부 제어 게이트 전극들 사이에 각각 개재된다. 그리고, 복수의 하부 전하 저장층들은 상기 반도체층 및 상기 하부 제어 게이트 전극들 사이에 각각 개재된다.
-
-
-
-
-
-
-
-
-
Search Results
261
records
(took 0.029 seconds)
