公开(公告)号：KR1020050096600A

公开(公告)日：2005-10-06

申请号：KR1020040022030

申请日：2004-03-31

Applicant: 삼성전자주식회사

Inventor： 신동길 ,  최희국 ,  이왕주 ,  문호정 ,  신운하

IPC: H01L23/12

CPC classification number: H01L25/105 ,  H01L23/12 ,  H01L23/3128 ,  H01L25/0657

Abstract: 적층형 반도체 패키지를 인쇄회로기판에 실장할 때 사용되는 카트리지 및 이를 이용한 실장방법에 관해 개시한다. 이를 위해 본 발명은, 적층형 반도체 패키지를 인쇄회로기판 위에 실장할 때 사용되는 카트리지(cartridge) 본체와, 상기 카트리지 본체에서 반도체 패키지가 실장되는 영역에 형성된 개구부와, 상기 개구부의 가장자리에 형성되어 반도체 패키지의 적층형 실장을 가능케 하는 가이더(guider)와, 상기 카트리지 본체에 연결되어 형성되고, 상기 인쇄회로기판에 장착하는데 사용되는 장착수단을 구비하는 것을 특징으로 하는 적층형 반도체 패키지 실장시 사용되는 카트리지를 제공한다.

公开(公告)号：KR100426607B1

公开(公告)日：2004-04-08

申请号：KR1020010061438

申请日：2001-10-05

Applicant: 삼성전자주식회사

Inventor： 김상영 ,  문호정 ,  신동길 ,  목승곤

IPC: H01L21/60

CPC classification number: H01L24/10 ,  B23K1/0008 ,  B23K35/0222 ,  B23K35/0244 ,  B23K2201/40 ,  H01L24/13 ,  H01L24/81 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/13 ,  H01L2224/13011 ,  H01L2224/13099 ,  H01L2224/81801 ,  H01L2924/00013 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/351 ,  H05K1/111 ,  H05K3/3436 ,  H05K2201/09381 ,  H05K2201/0969 ,  H05K2201/10257 ,  H05K2203/0465 ,  Y02P70/611 ,  Y02P70/613 ,  Y10T428/12014 ,  Y10T428/12222 ,  H01L2224/29099 ,  H01L2924/00

Abstract: 본 발명은 외부 접속 단자로서 솔더 볼을 갖는 반도체 장치에 관한 것으로, 더욱 상세하게는 솔더 조인트의 신뢰성을 향상시키는 볼 그리드 어레이(BGA) 반도체 장치 및 그의 제조 방법을 제공한다. 즉, 솔더 볼 구조 내부에 하나의 거대 캐버티를 형성함으로써, BGA 반도체 장치에서의 솔더 볼 접속의 신뢰성이 향상될 수 있다. 본 발명에 의하면 제 1 평면 요소의 제 1 금속 접촉 패드를 제 2 평면 요소의 제 2 금속 접촉 패드에 전기적, 기계적으로 접속하며, 제 1 체적을 갖는 굴곡된 외부 표면을 갖는 솔더링 수단 및 제 2 체적을 갖는 내부 캐버티를 포함하는 것을 특징으로 하는 솔더 구조가 제공된다. 또한 본 발명은 제 1 평면 요소의 제 1 금속 접촉부를 제 2 평면 요소의 제 2 금속 접촉부에 전기적, 기계적으로 접속하기 위한 공동의 솔더 구조의 제조 방법을 제공하며, 이 제조 방법은 a) 환상의 랜드 패턴을 갖는 제 1 금속 접촉부를 에칭하는 단계, b) 원형의 랜드 패턴을 갖는 제 2 금속 접촉부를 에칭하는 단계, c) 환상의 랜드 패턴과 접촉하는 솔더링 수단을 배열하는 단계, d) 제 1 평면 요소와 평행하여 솔더링 수단과 접촉하는 제 2 금속 접촉부를 갖는 제 2 평면 요소를 위치시키는 단계, e) 솔더링 수단을 용융 상태로 변화시키기 위해 열을 가하는 단계, f) 용융된 솔더가 제 1 및 제 2 금속 접촉부 표면상에 리플로우되도록, 소정의 시간 동안 온도를 유지하는 단계, 및 g) 솔더링 수단을 고체 상태로 되돌리기 위해서 열을 제거하는 단계를 포함한다.

Abstract translation: 包括多个径向弯曲的外表面的焊料结构阵列，每个外表面包围预定尺寸的空腔，该空腔可用于在预定的导电接触点将具有不同特性的两个平面元件柔性地接合在一起。 通过将两个平面元件以层叠布置进行组装，一个平面元件具有环形导电垫阵列，而另一个平面元件具有相应的环形或圆形导电垫阵列，其被由焊料构成的球形焊球阵列分开， 助焊剂，在熔化和随后冷却焊料化合物期间可以产生中空焊料结构。 所得到的中空焊料结构的塑性/弹性特性吸收了两个平面元件相对于彼此的横向移动而没有使焊点退化。

公开(公告)号：KR101652386B1

公开(公告)日：2016-09-12

申请号：KR1020090093968

申请日：2009-10-01

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  안은철 ,  신동길 ,  강선원 ,  이종호

IPC: H01L23/00 ,  H01L23/498

CPC classification number: H01L24/06 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05018 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/06051 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 범프구조물을갖는집적회로칩에있어서, 다수의도전성구조물및 배선라인을구비하는집적회로구조물의패드영역및 의사패드영역의각각에제1 및제2 패드전극이배치된다. 제1 전극패드의상면을노출하는제1 개구및 배선라인으로부터이격된제2 전극패드의주변부를노출하는적어도하나의제2 개구를구비하는보호막패턴이집적회로구조물의상면에배치된다. 제1 개구를통하여제1 전극패턴과전기적으로접속하는제1 범프구조물및 제2 개구를통하여제2 전극패턴과전기적으로접속하는제2 범프구조물이상기보호막패턴상에배치된다. 상기제2 범프구조물의하부에배치된배선라인에대한응력집중을방지할수 있다.

公开(公告)号：KR1020110036354A

公开(公告)日：2011-04-07

申请号：KR1020090093968

申请日：2009-10-01

Applicant: 삼성전자주식회사

Inventor： 박진우 ,  안은철 ,  신동길 ,  강선원 ,  이종호

IPC: H01L23/00 ,  H01L23/498

CPC classification number: H01L24/06 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05018 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/06051 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: An integrated circuit chip, integrated circuit chip manufacturing method, flip chip package with the integrated circuit chip and flip chip package manufacturing method are provided to separate a second bump structure from the central line of a wiring line as much as a fixed distance, thereby preventing stress from being concentrated on the wiring line. CONSTITUTION: An integrated circuit structure comprises a first area with a wiring line and a second area without a wiring line. The integrated circuit structure comprises a plurality of conductive structures and a wiring line(116). An electrode pad comprises a first electrode pad and a second electrode pad(114b). A passivation layer pattern comprises a first opening and a second opening and is arranged on the electrode pad. A bump structure comprises a first bump structure and a second bump structure(130).

Abstract translation: 目的：提供集成电路芯片，集成电路芯片制造方法，具有集成电路芯片和倒装芯片封装制造方法的倒装芯片封装，以将多个第二凸块结构与布线的中心线分开多达固定距离， 从而防止应力集中在布线上。 构成：集成电路结构包括具有布线的第一区域和没有布线的第二区域。 集成电路结构包括多个导电结构和布线（116）。 电极焊盘包括第一电极焊盘和第二电极焊盘（114b）。 钝化层图案包括第一开口和第二开口，并且布置在电极焊盘上。 凸块结构包括第一凸块结构和第二凸块结构（130）。

公开(公告)号：KR1020100103214A

公开(公告)日：2010-09-27

申请号：KR1020090021719

申请日：2009-03-13

Applicant: 삼성전자주식회사

Inventor： 신동길 ,  이슬기 ,  이종주 ,  이종호

IPC: H01L23/488 ,  H01L21/60

CPC classification number: H01L24/13 ,  H01L23/3192 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L2224/02126 ,  H01L2224/0401 ,  H01L2224/05558 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/1132 ,  H01L2224/1134 ,  H01L2224/11464 ,  H01L2224/13006 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16 ,  H01L2924/0001 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/13099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: PURPOSE: A semiconductor device is provided to prevent the crack between a solder bump and a bonding pad by using a stick as a cane. CONSTITUTION: A semiconductor device is included in an active region. A bonding pad(108) is included in the upper one side of a semiconductor substrate(100) and can be used as the input/output terminal of the semiconductor device. A passivation layer(112'), a buffer layer(114'), and an insulating layer(116') are sequentially laminated on the semiconductor substrate which includes the bonding pad. The passivation layer, the buffer layer, and the insulating layer are removed so that the bonding pad is exposed.

Abstract translation: 目的：提供半导体器件，通过使用棒作为拐杖来防止焊料凸块和焊盘之间的裂纹。 构成：半导体器件包含在有源区域中。 接合焊盘（108）包括在半导体衬底（100）的上侧，并且可以用作半导体器件的输入/输出端子。 钝化层（112'），缓冲层（114'）和绝缘层（116'）依次层压在包括接合焊盘的半导体衬底上。 去除钝化层，缓冲层和绝缘层，使得接合焊盘露出。

公开(公告)号：KR1020060009692A

公开(公告)日：2006-02-01

申请号：KR1020040058362

申请日：2004-07-26

Applicant: 삼성전자주식회사

Inventor： 신동길 ,  최희국

IPC: H01L23/28

CPC classification number: H01L2224/32225 ,  H01L2224/4824 ,  H01L2224/73215 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 반도체 패키지의 휨(warpage) 현상을 방지할 수 있는 EMC 몰딩(molding)을 수행하지 않는 BGA(Ball Grid Array) 패키지에 관해 개시한다. 이를 위해 본 발명은 ①반도체 칩이 하부에서 탑재되고 가운데 슬릿(slit)이 형성된 기판과, ②기판 하부의 다이 패드에 도포된 접착수단으로 반도체 칩과 기판과의 열팽창계수(CTE) 차이에 기인한 수축력 발생을 최소화하기 위해 부분적으로 도포된 접착수단, ③접착수단에 의해 상기 기판 하부에 부착된 반도체 칩, ④반도체 칩과 기판 상부의 본드 핑거(finger)를 슬릿을 통해 연결하는 와이어(wire)와, ⑤반도체 칩의 본드패드 및 기판의 본드 핑거를 봉합하는 엔캡슐런트(encapsulant)와, ⑥기판의 하면에 부착된 솔더볼을 구비하는 것을 특징으로 하는 EMC 몰딩을 수행하지 않는 BGA 패키지를 제공한다. 따라서 부분적으로 도포된 접착수단에 의해 반도체 패키지의 휨 발생을 억제할 수 있다.
휨(warpage), 비지에이(BGA), 접착수단, 반도체 패키지, 열팽창계수(CTE).

公开(公告)号：KR100443399B1

公开(公告)日：2004-08-09

申请号：KR1020010065962

申请日：2001-10-25

Applicant: 삼성전자주식회사

Inventor： 백중현 ,  문호정 ,  신동길 ,  임윤혁

IPC: H01L23/36

CPC classification number: H01L23/433 ,  H01L24/31 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15312 ,  H01L2924/15787 ,  H01L2924/16152 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/00

Abstract: A semiconductor package and a method for forming the same are provided. The semiconductor package comprises a chip having an active surface and a back surface. The semiconductor package further comprises a substrate having an upper surface and a lower surface opposite the upper surface. The chip is electrically connected to the upper surface of the substrate. A lid is thermally coupled to the back surface of the chip. A thermal interface material (TIM) is located between the chip and the lid. The TIM includes voids to reduce thermomechanical stresses applied on the chip and the TIM, thereby preventing package cracks.

Abstract translation: 提供了一种半导体封装及其形成方法。 半导体封装包括具有有源表面和背表面的芯片。 该半导体封装还包括具有上表面和与上表面相对的下表面的衬底。 芯片电连接到基板的上表面。 盖子热耦合到芯片的后表面。 热界面材料（TIM）位于芯片和盖子之间。 TIM包括空隙以减少施加在芯片和TIM上的热机械应力，从而防止封装裂缝。

公开(公告)号：KR1020030033818A

公开(公告)日：2003-05-01

申请号：KR1020010065962

申请日：2001-10-25

Applicant: 삼성전자주식회사

Inventor： 백중현 ,  문호정 ,  신동길 ,  임윤혁

IPC: H01L23/36

CPC classification number: H01L23/433 ,  H01L24/31 ,  H01L2224/16225 ,  H01L2224/73253 ,  H01L2224/73257 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/01076 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/07802 ,  H01L2924/15312 ,  H01L2924/15787 ,  H01L2924/16152 ,  H01L2924/351 ,  H01L2924/3512 ,  H01L2924/00

Abstract: PURPOSE: A semiconductor package having thermal interface material(TIM) formed voids is provided to improve the efficiency of heat release by using solder as thermal interface material. CONSTITUTION: A plurality of contact bumps are attached on a lower portion of a CPU(Central Processing Unit) chip. The CPU chip is bonded on an upper surface of a PCB(Printed Circuit Board) by a flip chip bonding method. An outer connection terminal is formed on the lower surface of the PCB, wherein the outer connection terminal is electrically connected with the CPU chip. A cover(140) is located at the upper portion of the CPU chip for releasing the heat from the CPU chip to the outer portion. Thermal interface material(160) is located between the CPU chip and the cover(140) for releasing the heat from the CPU chip to the cover(140). At this time, solder having uniformly distributed voids(180) is used as the thermal interface material(160).

Abstract translation: 目的：提供具有形成空隙的热界面材料（TIM）的半导体封装，以通过使用焊料作为热界面材料来提高散热效率。 构成：在CPU（中央处理单元）芯片的下部附接多个接触凸点。 CPU芯片通过倒装芯片接合方法结合在PCB（印刷电路板）的上表面上。 外部连接端子形成在PCB的下表面上，其中外部连接端子与CPU芯片电连接。 盖子（140）位于CPU芯片的上部，用于将热量从CPU芯片释放到外部。 热界面材料（160）位于CPU芯片和盖（140）之间，用于将热量从CPU芯片释放到盖（140）。 此时，使用具有均匀分布的空隙（180）的焊料作为热界面材料（160）。