公开(公告)号：KR1020160107784A

公开(公告)日：2016-09-19

申请号：KR1020150031060

申请日：2015-03-05

Applicant: 삼성전자주식회사

Inventor： 신재진 ,  김경현 ,  노정헌 ,  성충기 ,  정승필 ,  지정근

IPC: H01L27/115 ,  H01L21/3105

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/762 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/823462 ,  H01L21/823481 ,  H01L29/66825 ,  H01L21/31055 ,  H01L2924/1443

Abstract: 비휘발성메모리소자의제조에서, 기판에포함되는제1 방향으로연장되는액티브패턴상에예비터널절연막패턴, 예비전하저장패턴을형성한다. 상기예비전하저장패턴, 터널절연막패턴및 액티브패턴사이의트렌치표면에라이너막을형성한다. 상기라이너막상에상기라이너막과다른물질을포함하는예비소자분리막패턴을형성한다. 상기예비전하저장패턴및 상기예비소자분리막패턴상에유전막및 콘트롤게이트전극막을형성한다. 상기콘트롤게이트전극막, 상기유전막, 상기예비전하저장패턴및 상기예비터널절연막패턴을패터닝하여, 터널절연막패턴, 전하저장패턴, 유전막패턴및 콘트롤게이트전극이적층되는게이트구조물들을형성한다. 상기예비소자분리막패턴의일부를등방성건식식각을통해제거하여, 소자분리막패턴및 상기소자분리막패턴상에제1 에어갭을형성한다. 상기제1 에어갭을유지하면서, 상기게이트구조물들사이에층간절연막을형성한다. 상기비휘발성메모리소자는기생커패시턴스가낮고막의손상이감소되어우수한전기적특성을가질수 있다.

Abstract translation: 在非易失性存储器件的制造中，在包括在衬底中的第一方向延伸的有源图案上形成预备隧道绝缘膜图案和预备电荷存储图案。 在初步电荷存储图案，隧道绝缘膜图案和活性图案之间的沟槽表面上形成衬垫膜。 在衬垫膜上形成包括不同于衬垫膜的材料的初步器件隔离膜图案。 在初步电荷存储图案和预备元件隔离膜图案上形成电介质膜和控制栅极电极膜。 对控制栅极电极膜，电介质膜，预备电荷存储图案和预备隧道绝缘膜图案进行图案化以形成栅极结构，其中隧道绝缘膜图案，电荷存储图案，电介质膜图案和控制 栅电极层叠。 通过各向同性干蚀刻蚀刻去除初步器件隔离膜图案的一部分，以在器件隔离膜图案和器件隔离膜图案上形成第一气隙。 在保持第一气隙的同时，在栅极结构之间形成层间绝缘膜。 非易失性存储器件可以获得优异的电特性，因为寄生电容低，并且膜的损伤降低。

公开(公告)号：KR1020150061395A

公开(公告)日：2015-06-04

申请号：KR1020130145469

申请日：2013-11-27

Applicant: 삼성전자주식회사

Inventor： 김재호 ,  황기현 ,  김동우 ,  이웅 ,  지정근

IPC: H01L27/115

CPC classification number: H01L27/11582 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L29/42332 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926 ,  H01L27/11521

Abstract: 본발명은 3차원반도체메모리장치및 그제조방법에관한것으로, 기판상에희생막들및 절연막들을번갈아반복적으로적층하여박막구조체를형성하는것, 상기박막구조체를관통하여상기기판과접속되는채널구조체를형성하는것, 상기채널구조체와이격되어상기박막구조체를관통하는트렌치를형성하는것, 상기트렌치는상기트렌치하부로연장되는리세스영역을포함하고, 선택적에피택시얼성장(selective epitaxial growth) 공정을수행하여상기리세스영역을채우는반도체패턴을형성하는것 및상기트렌치에노출된상기희생막들을게이트패턴들로교체하는것을포함하는 3차원반도체메모리장치의제조방법을제공한다.

Abstract translation: 本发明涉及3D半导体存储器件及其制造方法。 提供了用于制造3D半导体存储器件的方法，其包括以下步骤：通过在衬底上交替重复堆叠绝缘层和牺牲层来形成薄膜结构; 形成通过所述薄膜结构连接到所述基板的沟道结构; 形成穿过所述薄膜结构以与所述沟道结构分离的沟槽，其中，所述沟槽包括延伸到所述沟槽的下侧的凹陷区域; 形成通过进行选择性外延生长工序填充所述凹部区域的半导体图案; 并用栅极图案代替暴露在沟槽上的牺牲层。

公开(公告)号：KR101501741B1

公开(公告)日：2015-03-11

申请号：KR1020090000438

申请日：2009-01-05

Applicant: 삼성전자주식회사

Inventor： 이웅 ,  고정윤 ,  이상경 ,  손호민 ,  장원준 ,  지정근

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42336 ,  H01L29/66825

Abstract: 비 휘발성 메모리 소자 및 그의 형성방법을 제공할 수 있다. 이를 위해서, 반도체 기판에 소자 분리막이 배치될 수 있다. 상기 소자 분리막은 반도체 기판의 주 표면으로부터 돌출해서 활성 영역을 한정할 수 있다. 상기 소자 분리막 및 활성 영역 사이의 요부에 확산 저지 폴리 패턴 및 플로팅 게이트를 차례로 형성할 수 있다. 상기 확산 저지 폴리 패턴 및 플로팅 게이트를 덮도록 소자 분리막 상에 컨트롤 게이트가 배치될 수 있다.
비 휘발성 메모리 소자, 게이트, 확산, 기판

公开(公告)号：KR1020120068392A

公开(公告)日：2012-06-27

申请号：KR1020100129999

申请日：2010-12-17

Applicant: 삼성전자주식회사

Inventor： 양상렬 ,  황기현 ,  박승배 ,  김진균 ,  이웅 ,  지정근 ,  최지훈

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/11556 ,  H01L27/11529 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/7926

Abstract: PURPOSE: A method for manufacturing a non-volatile memory device and a contact plug of a semiconductor device are provided to prevent defects when a gate electrode is formed by forming a sidewall insulating layer in a channel region. CONSTITUTION: Interlayer sacrificial layers and interlayer dielectric layers(160) are alternatively laminated on a substrate. First openings are formed while being connected to the substrate passing through the interlayer sacrificial layers and the interlayer dielectric layers. Sidewall insulating layers(120) having different thicknesses according to a height from the substrate are formed on sidewalls of the first openings. Channel regions(130) are formed on the sidewall insulating layers.

Abstract translation: 目的：提供一种用于制造半导体器件的非易失性存储器件和接触插塞的方法，以通过在沟道区域中形成侧壁绝缘层来形成栅电极时的缺陷。 构成：层间牺牲层和层间电介质层（160）交替层压在基底上。 在连接到通过层间牺牲层和层间电介质层的基板上形成第一开口。 在第一开口的侧壁上形成具有与基板的高度不同的厚度的侧壁绝缘层（120）。 通道区域（130）形成在侧壁绝缘层上。

公开(公告)号：KR1020110129079A

公开(公告)日：2011-12-01

申请号：KR1020100048511

申请日：2010-05-25

Applicant: 삼성전자주식회사

Inventor： 김석훈 ,  지정근 ,  신수진 ,  이우성 ,  권태욱

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11558 ,  H01L21/2807 ,  H01L21/28273 ,  H01L21/28556 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42336 ,  H01L29/66825 ,  H01L29/7881 ,  H01L21/265

Abstract: PURPOSE: A non-volatile memory device and a manufacturing thereof are provided to prevent silicon migration in forming a first control gate film by crystallizing first and second reserved silicon films which have different compositions. CONSTITUTION: In a non-volatile memory device and a manufacturing thereof, a semiconductor substrate(100) is formed into a single-crystal silicon. An element isolation pattern(110) is arranged inside a trench(101). A tunnel oxide layer pattern(120) is arranged in the top side of an active region which is defined by the element isolation pattern. The top side of the tunnel oxide layer pattern is lower than that of the element isolation pattern. A Floating gate pattern(200) is arranged on a first dielectric layer pattern.

Abstract translation: 目的：提供一种非易失性存储器件及其制造，以通过结晶具有不同组成的第一和第二预留硅膜来防止硅形成第一控制栅极膜的迁移。 构成：在非易失性存储器件及其制造中，半导体衬底（100）形成为单晶硅。 元件隔离图案（110）布置在沟槽（101）内。 隧道氧化物层图案（120）布置在由元件隔离图案限定的有源区域的顶侧。 隧道氧化物层图案的顶侧低于元件隔离图案的顶侧。 浮置栅极图案（200）布置在第一电介质层图案上。

公开(公告)号：KR100897288B1

公开(公告)日：2009-05-14

申请号：KR1020060102580

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 손호민 ,  장원준 ,  형용우 ,  지정근 ,  김형기

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/66825

Abstract: 비휘발성 메모리 소자 및 그 형성방법이 제공된다. 상기 비휘발성 메모리 소자의 형성방법은 반도체 기판 상에 터널링 절연막을 형성하는 것 그리고 플루오르를 포함하는 플라즈마 공정을 진행하는 것을 포함한다.
플라즈마 공정, 터널링 절연 패턴, 층간 절연 패턴, 신뢰성

公开(公告)号：KR1020080035917A

公开(公告)日：2008-04-24

申请号：KR1020060102580

申请日：2006-10-20

Applicant: 삼성전자주식회사

Inventor： 손호민 ,  장원준 ,  형용우 ,  지정근 ,  김형기

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/66825 ,  H01L21/0212

Abstract: A nonvolatile memory device and a method for fabricating the same are provided to reduce a silicon-hydrogen combination and a dangling bond of an interface between a tunneling insulating layer and a semiconductor substrate by using F contained in the interface. A tunneling insulating pattern(110a) is formed on a semiconductor substrate(100). A charge storing pattern(120a) is formed on the tunneling insulating pattern. An interlayer dielectric pattern(130a) is formed on the charge storing pattern. A gate electrode(140a) is formed on the interlayer dielectric pattern. An interface between the semiconductor substrate and the tunneling insulating pattern contains F. The interlayer dielectric pattern includes a first oxide layer pattern on the charge storing pattern, a nitride layer pattern on the first oxide layer pattern, and a second oxide layer pattern on the nitride layer pattern. F is contained in interfaces between the nitride layer pattern and the first oxide layer pattern, between the first oxide layer pattern and the nitride layer pattern, and between the nitride pattern and the second oxide layer pattern.

Abstract translation: 提供一种非易失性存储器件及其制造方法，通过使用包含在界面中的F来减少隧道绝缘层和半导体衬底之间的界面的硅 - 氢组合和悬挂键。 隧道绝缘图案（110a）形成在半导体衬底（100）上。 在隧道绝缘图案上形成电荷存储图案（120a）。 在电荷存储图案上形成层间电介质图案（130a）。 在层间电介质图案上形成栅电极（140a）。 半导体衬底和隧道绝缘图案之间的界面包含F.层间介质图案包括电荷存储图案上的第一氧化物层图案，第一氧化物层图案上的氮化物层图案和氮化物上的第二氧化物层图案 层图案。 F包含在氮化物层图案和第一氧化物层图案之间，第一氧化物层图案和氮化物层图案之间以及氮化物图案和第二氧化物层图案之间的界面中。

公开(公告)号：KR1020070064392A

公开(公告)日：2007-06-20

申请号：KR1020060127089

申请日：2006-12-13

Applicant: 삼성전자주식회사

Inventor： 노영진 ,  구본영 ,  김철성 ,  지정근 ,  임헌형 ,  이웅

IPC: H01L21/31

CPC classification number: H01L21/02554 ,  H01L21/02274 ,  H01L21/02458 ,  H01L21/02472 ,  H01L21/324 ,  H01L29/42324

Abstract: A method for forming an insulating structure and a method for manufacturing a semiconductor device using the same are provided to acquire uniform and excellent insulation characteristics from the insulating structure by using at least one oxidation and at least one nitridation. A first pre-oxide layer is partially formed on an object body by using a first oxidation process(S100). A pre-nitride layer is formed on the object body by changing a lower portion of the first pre-oxide layer using a nitridation process and a second pre-oxide layer is formed from the first pre-oxide layer on the pre-nitride layer(S110). A second oxidation process is performed on the resultant structure(S120). At this time, a nitride layer is formed from the pre-nitride layer on the object body, a lower oxide layer is formed from the second pre-oxide layer on the nitride layer, and an upper oxide layer is formed from the second pre-oxide layer on the lower oxide layer.

Abstract translation: 提供一种用于形成绝缘结构的方法和使用其的半导体器件的制造方法，以通过使用至少一种氧化和至少一种氮化从绝缘结构获得均匀和优异的绝缘特性。 通过使用第一氧化工艺，在物体上部分地形成第一预氧化物层（S100）。 通过使用氮化处理改变第一预氧化物层的下部并在氮化物层上由第一预氧化物层形成第二预氧化物层，在物体上形成预氮化物层（ S110）。 对所得结构进行第二氧化处理（S120）。 此时，由物体上的氮化物层形成氮化物层，在氮化物层上由第二预氧化物层形成低氧化物层，由第二预氧化物层形成上部氧化物层， 氧化物层。

公开(公告)号：KR1020070056488A

公开(公告)日：2007-06-04

申请号：KR1020050115179

申请日：2005-11-30

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  형용우 ,  임헌형 ,  이웅 ,  지정근

IPC: H01L21/8247 ,  H01L27/115

Abstract: A method for manufacturing a nonvolatile memory device is provided to enhance a cell distribution of the device and to improve the reliability by forming an improved tunnel oxide layer structure without the introduction of oxidation. A mask pattern composed of polysilicon pattern, a silicon nitride pattern and a hard mask pattern is formed on a substrate(100) with a pad oxide layer. A first oxide pattern and a second oxide pattern are formed on the silicon nitride pattern and the polysilicon pattern by performing a lateral oxidation, respectively. The second oxide pattern is thicker than the first oxide pattern. A trench is formed by etching the substrate using the mask pattern as an etch mask. An isolation pattern is formed on the resultant structure to fill the trench and a gap between mask patterns. An opening portion is formed by removing the hard mask pattern, the silicon nitride pattern, the polysilicon pattern and the pad oxide layer. At this time the second oxide pattern is partially left thereon. A third oxide pattern(122) is formed at a bottom of the opening portion, so that a tunnel oxide layer(124) composed of the remaining second oxide pattern(114a) and the third oxide pattern is completed.

Abstract translation: 提供一种用于制造非易失性存储器件的方法，以增强器件的电池分布，并且通过在不引入氧化的情况下形成改进的隧道氧化物层结构来提高可靠性。 在具有衬垫氧化物层的衬底（100）上形成由多晶硅图案，氮化硅图案和硬掩模图案组成的掩模图案。 通过分别进行侧面氧化，在氮化硅图案和多晶硅图案上分别形成第一氧化物图案和第二氧化物图案。 第二氧化物图案比第一氧化物图案厚。 通过使用掩模图案作为蚀刻掩模蚀刻衬底来形成沟槽。 在所得结构上形成隔离图案以填充沟槽和掩模图案之间的间隙。 通过去除硬掩模图案，氮化硅图案，多晶硅图案和衬垫氧化物层来形成开口部分。 此时第二氧化物图案部分地留在其上。 在开口部分的底部形成第三氧化物图案（122），从而完成由剩余的第二氧化物图案（114a）和第三氧化物图案构成的隧道氧化物层（124）。

公开(公告)号：KR1020070049268A

公开(公告)日：2007-05-11

申请号：KR1020050106250

申请日：2005-11-08

Applicant: 삼성전자주식회사

Inventor： 장원준 ,  형용우 ,  임헌형 ,  이웅 ,  지정근

IPC: H01L27/115 ,  H01L21/8247

Abstract: 터널 산화막의 형성 방법에 있어서, 반도체 기판 상에 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행하여 제1 예비 터널 산화막을 형성하고, 상기 제1 예비 터널 산화막을 오존 가스가 제공되는 분위기 하에서 열처리 공정을 수행하여 재산화하하고, 상기 재산화 공정을 수행한 제1 예비 터널 산화막 상에 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행하여 제2 예비 터널 산화막을 형성한 후에, 상기 제2 예비 터널 산화막을 질소 가스가 제공되는 분위기 하에서 열처리 공정을 수행하여 터널 산화막으로 완성한다. 상기와 같이 오존 가스 및 질소 가스를 이용한 재산화 공정을 수행하여, 상기 터널 산화막의 계면 특성을 크게 향상시킬 수 있다.