웨이퍼 검사 방법 및 웨이퍼 검사 장비
    11.
    发明公开
    웨이퍼 검사 방법 및 웨이퍼 검사 장비 有权
    WAFER测试方法和WAFER测试设备

    公开(公告)号:KR1020100092240A

    公开(公告)日:2010-08-20

    申请号:KR1020090011526

    申请日:2009-02-12

    CPC classification number: H01L22/14

    Abstract: PURPOSE: The wafer testing method and wafer inspection system measure the electric resistance of the second between electrode which is close with the electrolyte and the first electrode which is electrically close with the containing film pattern. The corrosion index is grasped. CONSTITUTION: The wafer(W) including the chip area in which the metal film pattern(60) is formed is prepared. In the lower part and top of the metal film pattern, oxides locate. In the chip area, the electrolyte(112) is provided in order to be close with the task part of the metal film pattern. The electric resistance of the second between electrode which is close with the first electrode and electrolyte is measured at. The first electrode is electrically connected to the other part of the metal film pattern.

    Abstract translation: 目的:晶片测试方法和晶片检测系统测量与电解质接近的电极之间的第二电极和与含有膜图案电气接近的第一电极的电阻。 了解腐蚀指标。 构成:制备包括其中形成有金属膜图案(60)的芯片区域的晶片(W)。 在金属膜图案的下部和顶部,氧化物定位。 在芯片区域中,提供电解质(112)以便与金属膜图案的任务部分接近。 测量与第一电极和电解质接近的电极之间的第二电极的电阻。 第一电极电连接到金属膜图案的另一部分。

    기판 건조 방법 및 이를 수행하기 위한 기판 건조 장치
    12.
    发明授权
    기판 건조 방법 및 이를 수행하기 위한 기판 건조 장치 失效
    기판건조방법및이를수행하기위한기판건조장치

    公开(公告)号:KR100734330B1

    公开(公告)日:2007-07-02

    申请号:KR1020060072264

    申请日:2006-07-31

    Abstract: A method for drying a substrate and an apparatus for performing the same are provided to restrain a water spot and to prevent declination of a fine pattern by using a cleaning liquid containing deionized water and an organic fluoride based compound vapor. A substrate is cleaned by using a cleaning liquid containing deionized water and then rinsed by using a drying agent containing an organic fluoride based compound and alcohol(S10). An organic fluoride based compound vapor is supplied on to the rinsed substrate to form an organic fluoride base compound vapor atmosphere around the substrate, thereby removing the ionized water and the alcohol residing on the substrate(S20).

    Abstract translation: 提供了一种用于干燥基板的方法和用于执行该方法的设备,以通过使用含有去离子水和有机氟化物基化合物蒸汽的清洁液来抑制水斑并防止精细图案的倾斜。 通过使用含有去离子水的清洁液来清洁基板,然后通过使用含有机氟化物基化合物和醇的干燥剂进行冲洗(S10)。 将有机氟化物基化合物蒸气供应到漂洗后的基板上以在基板周围形成有机氟化物基化合物蒸气气氛,由此除去沉积在基板上的离子化水和醇(S20)。

    캐패시터를 갖는 반도체 소자 및 그 형성 방법
    14.
    发明授权
    캐패시터를 갖는 반도체 소자 및 그 형성 방법 失效
    具有电容器的半导体器件及其形成方法

    公开(公告)号:KR100673015B1

    公开(公告)日:2007-01-24

    申请号:KR1020050108694

    申请日:2005-11-14

    CPC classification number: H01L28/91 H01L21/31116 H01L27/10817 H01L27/10852

    Abstract: A semiconductor device with a capacitor and a method of forming the same are provided to minimize the generation of bowing by using an improved process gas containing a main etching gas and a selectivity controlling gas. An etch stop layer(106) and a mold layer(108) are sequentially formed on a substrate(100). A mold electrode hole(110) for exposing a portion of the etch stop layer to the outside is formed on the resultant structure by patterning selectively the mold layer. A contact electrode hole(112) for exposing partially the substrate to the outside is formed through the etch stop layer by performing an isotropic dry etching process on the etch stop layer using a process gas containing a main etching gas and a selectivity controlling gas. A conductive layer is formed along an upper surface of the resultant structure.

    Abstract translation: 提供具有电容器的半导体器件及其形成方法,以通过使用包含主蚀刻气体和选择性控制气体的改进的工艺气体来最小化弯曲的产生。 在衬底(100)上依次形成刻蚀停止层(106)和模具层(108)。 通过对成型层进行图案化,在所得到的结构上形成用于将蚀刻停止层的一部分暴露于外部的模具电极孔(110)。 通过使用含有主蚀刻气体和选择性控制气体的处理气体对蚀刻停止层进行各向同性干蚀刻工艺,通过蚀刻停止层,形成用于将衬底部分地暴露于外部的接触电极孔(112)。 沿所得结构的上表面形成导电层。

    희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들
    15.
    发明授权
    희석 에이.피.엠 수용액을 이용한 반도체 장치의 제조방법들 失效
    通过使用水溶液稀释的氨和过氧化物混合物制造半导体器件的方法

    公开(公告)号:KR100607176B1

    公开(公告)日:2006-08-01

    申请号:KR1020040020521

    申请日:2004-03-25

    CPC classification number: H01L21/02052

    Abstract: 희석 에이.피.엠 수용액(An Aqueous Solution Diluted Ammonia And Peroxide Mixture)을 이용한 반도체 장치의 제조방법들을 제공한다. 이 제조방법들은 실리콘-게르마늄의 합금막을 갖는 단결정 실리콘 기저판에 희석 에이.피.엠 수용액을 사용해서 개별 소자들의 특성을 향상시킬 수 있는 방안을 제시한다. 이를 위해서, 기저판의 주 표면 상에 적어도 일 회의 성장 공정을 통해서 합금막을 형성하고, 상기 성장 공정 후 합금막의 상면에 세정 공정을 실시한다. 이때에, 상기 세정 공정은 희석 APM(Ammonia and Peroxide Mixture) 수용액을 사용해서 실시하는데, 상기 희석 APM 수용액은 수산화 암모늄(NH
    4 OH), 과수(H
    2 O
    2 ) 및 탈 이온수(DI-Water)의 체적 비율을 1: 0.5 ~ 20 : 300 ~ 2000 중의 선택된 비율을 사용해서 형성한다. 이를 통해서, 상기 희석 에이.피.엠 수용액을 이용한 반도체 장치는 실리콘-게르마늄의 합금막에 과도한 식각을 하지 않아서 단결정 실리콘 기저판 상부의 개별 소자들의 특성을 향상시킨다.
    실리콘-게르마늄 합금막, 세정 공정, 희석 APM 수용액, 단결정 실리콘 기저판.

    트렌치 격리 형성방법
    16.
    发明公开
    트렌치 격리 형성방법 无效
    TRENCH隔离方法

    公开(公告)号:KR1020030094688A

    公开(公告)日:2003-12-18

    申请号:KR1020020031942

    申请日:2002-06-07

    Abstract: PURPOSE: A trench isolation method is provided to prevent the generation of seam or void by using a fluid insulation layer as a trench insulation layer, and to prevent recess in the trench insulation layer by eliminating a silicon nitride layer used as an etch stop layer through a selective dry etch process. CONSTITUTION: A mask layer pattern for defining an isolation region is formed on a substrate(102). The substrate is etched to form a trench by using the mask layer pattern as an etch mask. A fluid trench insulation layer(108) is formed in the trench and on the mask layer pattern. The trench insulation layer is planarized until the surface of the mask layer pattern is exposed. The mask layer pattern is removed through a selective dry etch process.

    Abstract translation: 目的:提供沟槽隔离方法,以通过使用流体绝缘层作为沟槽绝缘层来防止接缝或空隙的产生,并且通过消除用作蚀刻停止层的氮化硅层来防止沟槽绝缘层中的凹陷 选择性干蚀刻工艺。 构成:在衬底(102)上形成用于限定隔离区域的掩模层图案。 通过使用掩模层图案作为蚀刻掩模来蚀刻衬底以形成沟槽。 在沟槽和掩模层图案上形成流体沟槽绝缘层(108)。 沟槽绝缘层被平坦化,直到掩模层图案的表面露出。 通过选择性干蚀刻工艺去除掩模层图案。

    듀얼 게이트 절연막을 갖는 반도체 장치의 제조 방법

    公开(公告)号:KR101850409B1

    公开(公告)日:2018-06-01

    申请号:KR1020120026721

    申请日:2012-03-15

    CPC classification number: H01L29/401 H01L21/823462 H01L29/66545

    Abstract: 듀얼게이트절연막을갖는반도체장치의제조방법이제공된다. 상기방법은, 제1 영역과제2 영역을포함하는기판을제공하고, 상기기판상에, 제1 두께를갖는제1 게이트절연막을형성하고, 상기기판상에, 상기제1 영역의상기제1 게이트절연막을노출하는제1 트렌치와상기제2 영역의상기제1 게이트절연막을노출하는제2 트렌치를포함하는층간절연막을형성하고, 상기층간절연막상 및상기제1 및제2 트렌치의바닥에희생막을형성하고, 상기희생막상에, 상기제2 영역의제2 트렌치를덮는마스크패턴을형성하고, 상기마스크패턴을식각마스크로상기제1 영역내의희생막을제거하여상기제1 트렌치의바닥의상기제1 게이트절연막을노출하는희생막패턴을형성하고, 상기제1 트렌치의바닥의상기제1 게이트절연막을제거하여기판을노출하고, 상기마스크패턴을제거하고상기희생막패턴을제거하고, 상기제1 트렌치의바닥에제2 두께를갖는제2 게이트절연막을형성하고, 상기제1 게이트절연막및 상기제2 게이트절연막상에게이트전극을형성하는것을포함한다.

Patent Agency Ranking