-
公开(公告)号：KR1020160028077A
公开(公告)日：2016-03-11
申请号：KR1020140116402
申请日：2014-09-02
Applicant: 삼성전자주식회사
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L27/0886 , H01L21/82345 , H01L27/088 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545 , H01L29/7831 , H01L29/785
Abstract: 본발명의실시예에따른반도체장치는기판, 상기기판상에복수개로배치된게이트전극들, 및상기게이트전극들의양 옆에배치된소오스/드레인영역들을포함하되, 상기게이트전극들은상기기판상에차례로적층된게이트절연패턴, 리세스된상부면을갖는하부일함수전극패턴및 상기하부일함수전극패턴의상기리세스된상부면상에컨포말하게형성된상부일함수전극패턴을포함하되, 상기하부일함수전극패턴들의상부면은동일한높이를가지며, 상기상부일함수전극패턴은서로다른두께를갖는다.
Abstract translation: 根据本发明的实施例，半导体器件包括：衬底; 布置在所述基板上的多个栅电极; 源极和漏极区域布置在栅电极的两侧。 栅电极分别包括栅极绝缘图案，具有凹陷的上表面的下功函电极图案和保形地形成在下功函电极图案的凹入的上表面上的上功函电极图案，其顺序地沉积在基板上 。 下部功函电极图案的上表面具有相同的高度，并且上功函电极图案具有不同的厚度。
-
公开(公告)号：KR1020160113807A
公开(公告)日：2016-10-04
申请号：KR1020150039928
申请日：2015-03-23
Applicant: 삼성전자주식회사
IPC: H01L29/423 , H01L29/78
CPC classification number: H01L27/0886 , H01L21/82345 , H01L27/088 , H01L29/42376 , H01L29/4966 , H01L29/6656 , H01L29/4236 , H01L29/4232 , H01L29/7845
Abstract: 대체금속게이트전극의적층프로파일을변화시켜동작성능및 신뢰성을향상시킬수 있는반도체장치를제공하는것이다. 상기반도체장치는기판상에, 트렌치를정의하고, 상부와하부를포함하는게이트스페이서, 상기트렌치의측벽및 바닥면을따라서형성되고, 상기게이트스페이서의상부와비접촉하는게이트절연막, 상기게이트절연막상에, 상기트렌치의측벽및 바닥면을따라서형성되고, 상기게이트스페이서의상부와비오버랩되는하부도전막, 및상기하부도전막상에, 상기게이트절연막의최상부를덮는상부도전막을포함한다.
Abstract translation: 提供半导体器件。 半导体器件包括限定衬底上的沟槽并包括上部和下部的栅极间隔物，栅极绝缘膜，其沿着沟槽的侧壁和底表面延伸并且不与所述沟槽的上部接触 栅极间隔物，沿着沟槽的侧壁和底面在栅极绝缘膜上延伸的下部导电膜，并且不与栅极间隔物的上部重叠，并且栅极绝缘的最上部的上部导电膜 在下导电膜上的膜。
-
公开(公告)号：KR1020130006080A
公开(公告)日：2013-01-16
申请号：KR1020110067900
申请日：2011-07-08
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/8238 , H01L29/78
CPC classification number: H01L29/4983 , H01L21/76895 , H01L21/82345 , H01L29/49 , H01L29/66545 , H01L29/78 , H01L29/66712
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent an insulation layer from being damaged in an etching process by etching a sacrificial layer pattern with etchants including alkyl ammonium hydroxide. CONSTITUTION: A substrate in which a first region and a second region are defined is provided(S1010). An interlayer dielectric film including a first trench and a second trench is formed(S1020). A first metal layer and a second metal layer are formed in the first trench and the second trench(S1030). A sacrificial film pattern is formed on the first metal layer(S1040). The first electrode layer is formed by etching the first metal layer and the second metal layer(S1050).
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过用包括烷基氢氧化铵的蚀刻剂蚀刻牺牲层图案来防止在蚀刻工艺中绝缘层受损。 构成：提供限定了第一区域和第二区域的基板（S1010）。 形成包括第一沟槽和第二沟槽的层间绝缘膜（S1020）。 第一金属层和第二金属层形成在第一沟槽和第二沟槽中（S1030）。 在第一金属层上形成牺牲膜图案（S1040）。 通过蚀刻第一金属层和第二金属层来形成第一电极层（S1050）。
-
公开(公告)号：KR101696254B1
公开(公告)日：2017-01-16
申请号：KR1020090120251
申请日：2009-12-07
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14689 , H01L27/1464 , H01L27/14685
Abstract: 식각방법에서, 제1 도핑농도로제1 불순물이도핑된제1 기판의일면상에제1 도핑농도보다낮은제2 도핑농도로제2 불순물이도핑된박막을형성한다. 박막상에제2 기판을형성한다. 제1 기판의타면을연마(polishing)한다. 암모니아및 탈이온수를포함하는세정액을사용하여연마된제1 기판을세정한다. 세정된제1 기판을식각하여박막을노출시킨다.
Abstract translation: 在蚀刻方法中，在掺杂有具有第一掺杂浓度的第一杂质的第一衬底的第一表面上形成薄层。 该薄层掺杂有具有低于第一掺杂浓度的第二掺杂浓度的第二杂质。 第二衬底形成在薄层上。 抛光第一基板的第二表面。 使用包括氨和去离子水的清洁溶液清洁抛光的第一衬底。 蚀刻清洁的第一衬底以暴露薄层。
-
公开(公告)号：KR1020160141034A
公开(公告)日：2016-12-08
申请号：KR1020150073726
申请日：2015-05-27
Applicant: 삼성전자주식회사
CPC classification number: H01L27/0924 , H01L21/02532 , H01L21/02636 , H01L21/3065 , H01L21/3081 , H01L21/76805 , H01L21/76831 , H01L21/76897 , H01L21/823418 , H01L21/823431 , H01L21/823437 , H01L21/823814 , H01L21/823821 , H01L21/823828 , H01L23/485 , H01L27/0886 , H01L29/0847 , H01L29/165 , H01L29/41783 , H01L29/41791 , H01L29/665 , H01L29/66545 , H01L29/6656 , H01L29/7848
Abstract: 본발명의실시예에따른반도체소자는, 기판으로부터돌출된적어도하나의활성핀, 활성핀을교차하는게이트구조물, 게이트구조물이연장되는방향을따라나란히연장되는리세스부를포함하고, 활성핀 상에배치되는임베디드소스/드레인, 및임베디드소스/드레인상에서리세스부의일부분을덮도록배치되는콘택플러그를포함한다.
Abstract translation: 第一导电类型finFET器件可以包括具有第一蚀刻速率的第一材料的第一嵌入源/漏极。 第一嵌入式源极/漏极可以分别包括具有凹部的上表面和相对于凹部的外凸部。 第二导电类型finFET器件可以包括具有比第一蚀刻速率大的第二蚀刻速率的第二材料的第二嵌入源/漏极。 第二嵌入式源极/漏极可以分别包括与第一导电类型finFET器件的外部凸起部分不同的上表面。
-
Patent Agency Ranking
公开(公告)号：KR1020100082574A
公开(公告)日：2010-07-19
申请号：KR1020090001940
申请日：2009-01-09
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L21/823828 , H01L21/32155 , H01L21/823842 , H01L29/66545 , H01L21/8238
Abstract: PURPOSE: A method for manufacturing a complementary metal-oxide-semiconductor(CMOS) transistor is provided to remove the damaged part in an n-type metal-oxide-semiconductor(MOS) transistor using a mixed solution of ammonium hydroxide, hydrogen peroxide, and deionized water. CONSTITUTION: An insulating layer(110) is formed on a substrate(100). A conductive layer is formed on the insulating layer. A mask pattern, which exposes an n-type MOS transistor region, is formed on the conductive layer. Dopant is implanted to the conductive layer of the n-type MOS transistor region, such that a damaged part is generated on the upper part of the conductive layer. The conductive layer is patterned to form an n-type MOS transistor gate(120n) and a p-type transistor gate(120p).
Abstract translation: 目的：提供一种用于制造互补金属氧化物半导体（CMOS）晶体管的方法，以使用氢氧化铵，过氧化氢和/或二氧化碳的混合溶液去除n型金属氧化物半导体（MOS）晶体管中的损坏部分 去离子水。 构成：在基板（100）上形成绝缘层（110）。 在绝缘层上形成导电层。 在导电层上形成露出n型MOS晶体管区的掩模图案。 将掺杂剂注入到n型MOS晶体管区域的导电层中，使得在导电层的上部产生损伤部分。 图案化导电层以形成n型MOS晶体管栅极（120n）和p型晶体管栅极（120p）。
-
公开(公告)号：KR101850409B1
公开(公告)日：2018-06-01
申请号：KR1020120026721
申请日：2012-03-15
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/401 , H01L21/823462 , H01L29/66545
Abstract: 듀얼게이트절연막을갖는반도체장치의제조방법이제공된다. 상기방법은, 제1 영역과제2 영역을포함하는기판을제공하고, 상기기판상에, 제1 두께를갖는제1 게이트절연막을형성하고, 상기기판상에, 상기제1 영역의상기제1 게이트절연막을노출하는제1 트렌치와상기제2 영역의상기제1 게이트절연막을노출하는제2 트렌치를포함하는층간절연막을형성하고, 상기층간절연막상 및상기제1 및제2 트렌치의바닥에희생막을형성하고, 상기희생막상에, 상기제2 영역의제2 트렌치를덮는마스크패턴을형성하고, 상기마스크패턴을식각마스크로상기제1 영역내의희생막을제거하여상기제1 트렌치의바닥의상기제1 게이트절연막을노출하는희생막패턴을형성하고, 상기제1 트렌치의바닥의상기제1 게이트절연막을제거하여기판을노출하고, 상기마스크패턴을제거하고상기희생막패턴을제거하고, 상기제1 트렌치의바닥에제2 두께를갖는제2 게이트절연막을형성하고, 상기제1 게이트절연막및 상기제2 게이트절연막상에게이트전극을형성하는것을포함한다.
-
公开(公告)号：KR1020160123818A
公开(公告)日：2016-10-26
申请号：KR1020150054494
申请日：2015-04-17
Applicant: 삼성전자주식회사
CPC classification number: H01L29/42376 , H01L21/28088 , H01L21/823431 , H01L21/823456 , H01L27/0886 , H01L27/0924 , H01L29/66545 , H01L29/66795 , H01L29/785
Abstract: 비교적좁은폭 및비교적조밀한피치를가지는게이트라인을포함하는반도체소자및 그제조방법을제공한다. 본발명에따른반도체소자는, 핀형활성영역을가지는기판, 활성영역의상면및 양측면을덮는게이트절연막, 및게이트절연막위에서활성영역의상면및 양측면을덮으면서활성영역과교차하여연장되는게이트라인을포함하고, 게이트라인의연장방향과수직을이루는단면에서, 게이트라인의상면은중심부에오목한형상을가진다.
Abstract translation: 在包括具有相对窄的宽度和相对较小的间距的栅极线的半导体器件和制造半导体器件的方法中，半导体器件包括具有鳍型有源区的衬底，覆盖上表面的栅极绝缘层 翅片型有源区的侧面以及覆盖翅片型有源区的上表面和两侧的鳍型有源区延伸并相交的栅极线，栅极线位于栅极绝缘层上 其特征在于，所述栅极线的上表面的与所述栅极线的延伸方向垂直的截面的中心部分具有凹形。
-
公开(公告)号：KR1020130104835A
公开(公告)日：2013-09-25
申请号：KR1020120026721
申请日：2012-03-15
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/401 , H01L21/823462 , H01L29/66545
Abstract: PURPOSE: A method for manufacturing a semiconductor device including a dual gate insulation layer is provided to prevent the degradation of the reliability of the semiconductor device which includes gate insulation layers with different thicknesses on a high voltage area and a low voltage area. CONSTITUTION: A substrate (110) including a first area and a second area is provided. A first gate insulation layer (130) with a first thickness is formed on the substrate. An interlayer dielectric layer (140) including a first trench and a second trench is formed on the substrate. A second gate insulation layer (180) is formed on the bottom of the first trench of the first area. A high dielectric material (185) is formed on the first and second gate insulating layers. A gate electrode (192) is formed in the first trench and the second trench by planarizing the high dielectric material.
Abstract translation: 目的：提供一种制造包括双栅极绝缘层的半导体器件的方法，以防止在高电压区域和低电压区域上包括具有不同厚度的栅极绝缘层的半导体器件的可靠性劣化。 构成：提供包括第一区域和第二区域的基板（110）。 在基板上形成具有第一厚度的第一栅极绝缘层（130）。 在衬底上形成包括第一沟槽和第二沟槽的层间介质层（140）。 第一栅极绝缘层（180）形成在第一区域的第一沟槽的底部。 在第一和第二栅极绝缘层上形成高介电材料（185）。 通过平坦化高介电材料，在第一沟槽和第二沟槽中形成栅电极（192）。
-
公开(公告)号：KR1020110063889A
公开(公告)日：2011-06-15
申请号：KR1020090120251
申请日：2009-12-07
Applicant: 삼성전자주식회사
IPC: H01L27/146
CPC classification number: H01L27/14689 , H01L27/1464 , H01L27/14685
Abstract: PURPOSE: An etching method and method of manufacturing a CMOS image sensor using the same are provided to grind a sacrificial substrate, clean the substrate by cleaning liquid including ammonia and deionized water, thereby effectively eliminating the other parts except for a highly doped sacrificial substrate by etching liquid. CONSTITUTION: A thin film(110) is formed on one side of a first substrate(100). A second substrate(200) is formed in the thin film. The other side of the first substrate is ground. The first substrate is cleaned using cleaning liquid including ammonia and deionized water. A low-concentration doping film(106) generated on the surface of the first substrate is eliminated by cleaning liquid by the grinding process.
Abstract translation: 目的：提供一种用于制造使用其的CMOS图像传感器的蚀刻方法和方法，以研磨牺牲基板，通过清洗包括氨和去离子水的液体来清洁基板，从而有效地除去除了高掺杂的牺牲基板之外的其它部分， 蚀刻液体。 构成：在第一衬底（100）的一侧上形成薄膜（110）。 第二基板（200）形成在薄膜中。 第一衬底的另一侧被研磨。 使用包括氨和去离子水的清洁液清洁第一基底。 在第一基板的表面上产生的低浓度掺杂膜（106）通过研磨过程清洗液体被消除。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.021 seconds)
