-
公开(公告)号：KR1020170130784A
公开(公告)日：2017-11-29
申请号：KR1020160061422
申请日：2016-05-19
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/16 , C01B31/04 , H01L21/768 , H01L21/02 , H01L21/28 , H01L29/772
Abstract: 그래핀층이형성되는기판을점착력(adhesion force)이큰 물질을사용하여, 그래핀층상에형성되는유전체층을균일하게형성할수 있는그래핀기판과그 제조방법및 그래핀기판을포함하는트랜지스터가개시된다. 개시된그래핀기판은 0.08nN/nm 이상의점착력(adhesion force)을갖는기판, 상기기판에구비된그래핀층및 상기그래핀층에구비된유전체층;을포함하며, 상기기판의점착력은실리콘팁(Si tip)을이용하여측정된다.
Abstract translation: 包括其上形成有石墨烯层的基板的石墨烯基板的晶体管可以由使用具有粘附力的材料在石墨烯层上形成的介电层均匀地形成，其制造方法和石墨烯基板。 所公开的石墨烯衬底包括具有0.08nN / nm或更大的粘附力的衬底，设置在衬底上的石墨烯层和设置在石墨烯层上的介电层， 它是通过使用所测量的。
-
公开(公告)号：KR101693663B1
公开(公告)日：2017-01-17
申请号：KR1020150068122
申请日：2015-05-15
Applicant: 성균관대학교산학협력단
Abstract: 기재상에형성된제 1 절연층; 상기제 1 절연층상에형성된반도체층; 상기반도체층상에서서로이격된제 1 전극내지제 3 전극; 상기제 1 전극과제 2 전극사이에배치되며, p형도펀트에의해도핑된제 1 이차원물질층; 상기제 2 전극과제 3 전극사이에배치되며, n형도펀트에의해도핑된제 2 이차원물질층; 및상기제 1 이차원물질층, 상기제 1 전극, 및상기제 2 전극상에형성된제 2 절연층을포함하는인버터소자, 및상기인버터소자의제조방법에관한것이다.
-
公开(公告)号：KR101532883B1
公开(公告)日：2015-07-02
申请号：KR1020140116063
申请日：2014-09-02
Applicant: 성균관대학교산학협력단
IPC: H01L21/20 , H01L21/324 , H01L21/205
Abstract: 본발명의전이금속디칼코게나이드박막의형성방법은, 디메틸포름아마이드(dimehtylformamide), 알킬아민및 아미노알코올을포함하는혼합용매와전이금속디칼코게나이드의전구체를포함하는코팅용액을준비하는단계, 코팅용액을피처리기판상에스핀-코팅하는단계및 코팅된박막을열처리하는단계를포함한다.
Abstract translation: 制造过渡金属二硫属元素化物薄层的方法包括以下步骤：制备包括二甲基甲酰胺，烷基胺和氨基醇的混合溶剂，并涂布包含过渡金属二硫属元素前体的溶液; 将涂布溶液涂布在经处理的基材上; 并对涂覆的薄层进行热处理。 前体包括钼或钨。 100重量份二甲基甲酰胺中烷基胺的含量为50-200重量。 氨基醇的含量为16-40重量份。
-
公开(公告)号：KR101417932B1
公开(公告)日：2014-07-10
申请号：KR1020120145698
申请日：2012-12-13
Applicant: 성균관대학교산학협력단
IPC: H01L29/786 , H01L21/336
Abstract: 박막트랜지스터가 개시된다. 박막트랜지스터는 기판 상부에 위치한 게이트 전극, 게이트 전극을 덮도록 위치하는 게이트 절연막, 게이트 절연막 상부에 위치하는 반도체 채널 및 반도체 채널의 양쪽에 각각 접하고 서로 이격된 소스/드레인 전극을 구비한다. 반도체 채널은 게이트 절연막 상부에 위치하고 상대적으로 높은 캐리어 농도를 갖는 제1 산화물 패턴 및 제1 산화물 패턴 상부에 위치하고 상대적으로 낮은 캐리어 농도를 갖는 제2 산화물 패턴을 구비할 수 있다.
-
公开(公告)号：KR1020130133395A
公开(公告)日：2013-12-09
申请号：KR1020120056605
申请日：2012-05-29
Applicant: 성균관대학교산학협력단
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L45/04 , G11C13/0004 , H01L45/08 , H01L45/146
Abstract: The present invention relates to a resistive memory device and a manufacturing method thereof and, more specifically, to a resistive memory device which has characteristics of a resistive switching memory without an electro-forming process by using metal oxides (e.g. HfO2) capable of generating non-grid oxygen ions as a variable resistance layer by heat treatment in an oxygen atmosphere, and a manufacturing method thereof.
Abstract translation: 本发明涉及一种电阻式存储器件及其制造方法，更具体地说，涉及一种电阻式存储器件，该电阻式存储器件具有电阻式开关存储器的特征，而不需要通过使用能产生非线性的金属氧化物（如HfO 2）而进行电铸工艺 通过在氧气氛中热处理作为可变电阻层的二氧化硅的制造方法。
-
Patent Agency Ranking
公开(公告)号：KR1020110010323A
公开(公告)日：2011-02-01
申请号：KR1020090067826
申请日：2009-07-24
Applicant: 삼성전자주식회사 , 성균관대학교산학협력단
IPC: H01L29/786
CPC classification number: H01L29/7869 , H01L29/04
Abstract: PURPOSE: A thin film transistor and a manufacturing method thereof are provided to reduce a leakage current by comprising a channel layer of a multi-layered film with different crystal grains. CONSTITUTION: A thin film transistor includes a gate, a gate insulation layer(130), a channel layer(140), a source, and a drain. The channel layer comprises a first oxide semiconductor layer and a second oxide semiconductor layer. The source and drain are contacted with both sides of the channel layer. The crystal grain of a first oxide semiconductor layer is relatively larger than the crystal grain of a second oxide semiconductor layer.
Abstract translation: 目的：提供薄膜晶体管及其制造方法，以通过包括具有不同晶粒的多层膜的沟道层来减少漏电流。 构成：薄膜晶体管包括栅极，栅极绝缘层（130），沟道层（140），源极和漏极。 沟道层包括第一氧化物半导体层和第二氧化物半导体层。 源极和漏极与沟道层的两侧接触。 第一氧化物半导体层的晶粒比第二氧化物半导体层的晶粒相对大。
-
公开(公告)号：KR1020160134292A
公开(公告)日：2016-11-23
申请号：KR1020150068122
申请日：2015-05-15
Applicant: 성균관대학교산학협력단
Abstract: 기재상에형성된제 1 절연층; 상기제 1 절연층상에형성된반도체층; 상기반도체층상에서서로이격된제 1 전극내지제 3 전극; 상기제 1 전극과제 2 전극사이에배치되며, p형도펀트에의해도핑된제 1 이차원물질층; 상기제 2 전극과제 3 전극사이에배치되며, n형도펀트에의해도핑된제 2 이차원물질층; 및상기제 1 이차원물질층, 상기제 1 전극, 및상기제 2 전극상에형성된제 2 절연층을포함하는인버터소자, 및상기인버터소자의제조방법에관한것이다.
-
公开(公告)号：KR1020140077016A
公开(公告)日：2014-06-23
申请号：KR1020120145698
申请日：2012-12-13
Applicant: 성균관대학교산학협력단
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/7869 , H01L21/02617 , H01L21/02631 , H01L29/06 , H01L29/66742
Abstract: Disclosed is a thin film transistor. The thin film transistor includes a gate electrode which is disposed on the upper part of a substrate; a gate insulating film which is disposed to cover the gate electrode; a semiconductor channel which is disposed on the upper part of the gate insulating film; and source/drain electrodes which are in contact with both sides of the semiconductor channel and are spaced apart from each other.
Abstract translation: 公开了一种薄膜晶体管。 薄膜晶体管包括设置在基板的上部的栅电极; 栅极绝缘膜，被设置成覆盖栅电极; 设置在栅极绝缘膜的上部的半导体沟道; 以及与半导体通道的两侧接触并且彼此间隔开的源/漏电极。
-
公开(公告)号：KR101401221B1
公开(公告)日：2014-05-28
申请号：KR1020120087793
申请日：2012-08-10
Applicant: 성균관대학교산학협력단
IPC: H01L27/115 , H01L21/8247
Abstract: 본 발명은 저항 메모리 소자에 관한 것으로서, 특히 결정질 산화막을 포함한 저항 메모리 소자 및 그 제조 방법에 관한 것이다.
본 발명에 따른 결정질 산화막을 포함한 저항 메모리 소자는 기판(100); 기판 상에 형성된 하부 전극(110); 하부 전극 상에 배치된 가변 저항층(120); 및 가변 저항층 상에 형성된 상부 전극을 포함하며, 이 경우 가변 저항층(120)은 둘 이상의 산화막(121, 122)으로 구성된다. 이러한 둘 이상의 산화막은, 적어도 하나의 비정질 산화막과 적어도 하나의 결정질 산화막을 반드시 포함해야 한다.-
公开(公告)号：KR101356958B1
公开(公告)日：2014-01-29
申请号：KR1020120037158
申请日：2012-04-10
Applicant: 성균관대학교산학협력단
IPC: H01L27/115 , H01L21/8247
Abstract: 저항 메모리 소자가 개시된다. 저항 메모리 소자는 제1 전극, 제1 전극 상부에 배치되고, 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층 및 가변 저항층 상부에 배치된 제2 전극을 구비할 수 있다. 이러한 저항 메모리 소자는 세륨이 도핑된 지르코니아 산화물 박막으로 이루어진 가변 저항층을 구비함으로써, 우수한 전류 균일성 및 스위칭 동작 신뢰성을 갖는다.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.023 seconds)
