公开(公告)号：KR1020000037693A

公开(公告)日：2000-07-05

申请号：KR1019980052342

申请日：1998-12-01

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김천수 ,  유현규 ,  박민 ,  김대용

IPC: H04B1/40

CPC classification number: H03F1/223 ,  H03F1/3205 ,  H03F1/3223

Abstract: PURPOSE: An integrated radio frequency circuit for improving linear characteristics of a small signal using a balun of an active element is provided to improve the performance of an active element, by increasing the linear characteristics of the integrated circuit which operates in response to the small signal and medium power signal, while maintaining a small size, low power consumption and high efficiency of a terminal, using the difference between nonlinear characteristics and a gain according to a gate voltage of a FET transistor. CONSTITUTION: A signal amplifier(10) is driven by external gate voltages(VGG1,VGG2), and performs a cascade amplification at a normal operation point which is determined so as to make the third-order distortion signal intensive. A distortion signal generator(20) is driven by an external gate voltages(VGG3), and generates the third-order distortion signal, based on the nonlinear characteristics of the active element, in order to decrease the amplified the third-order distortion signal from the signal amplifier(10). An insulation part(30) is adapted for an insulation with the external gate voltages(VGG3) applied to the distortion signal generator(20).

Abstract translation: 目的：提供一种用于使用有源元件的平衡 - 不平衡转换器来改善小信号的线性特性的集成射频电路，通过增加响应于小信号而工作的集成电路的线性特性来提高有源元件的性能 和中等功率信号，同时使用根据FET晶体管的栅极电压的非线性特性和增益之间的差异来保持端子的小尺寸，低功耗和高效率。 构成：信号放大器（10）由外部栅极电压（VGG1，VGG2）驱动，并在确定为使三阶失真信号密集的正常工作点进行级联放大。 失真信号发生器（20）由外部栅极电压（VGG3）驱动，并且基于有源元件的非线性特性产生三阶失真信号，以便将放大的三阶失真信号从 信号放大器（10）。 绝缘部件（30）适于与施加到失真信号发生器（20）的外部栅极电压（VGG3）绝缘。

公开(公告)号：KR100240648B1

公开(公告)日：2000-01-15

申请号：KR1019960055910

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진

IPC: H01L21/66

Abstract: 본 발명은 층으로 쌓여진 두 트랜지스터로 구성되는 캐스코드 혼합기 회로에관한 것으로, 특히 아래 쪽 트랜지스터의 드레인단에 발생한 중간 주파수(IF) 신호를 위 쪽 트랜지스터를 거치게 하지 않고 곧 바로 중간 주파수(IF) 신호 출력단으로 전달함으로써 출력 전력 특성이 향상 된 캐스코드 혼합기 회로에 관해 개시 된다.

公开(公告)号：KR1019990034146A

公开(公告)日：1999-05-15

申请号：KR1019970055644

申请日：1997-10-28

Applicant: 한국전자통신연구원

Inventor： 박민 ,  유현규 ,  김천수 ,  김충환

IPC: H03F3/45

Abstract: 본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소� �� 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.

公开(公告)号：KR1019980037619A

公开(公告)日：1998-08-05

申请号：KR1019960056397

申请日：1996-11-22

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  문재경 ,  김해천 ,  이재진 ,  편광의

IPC: H01L29/76

Abstract: 본 발명은 갈륨비소(GaAs) 메스펙트(MESFET)의 소스-드레인 단 저항 측정 값의 보상 방법에 관한 것으로, 특히 전체 게이트 전류 성분에서 열이온 방출(thermionic emission)에 의한 전류 성분만을 추출 한 다음 열이온 방출에 의한 성분 만으로 소스 및 드레인 저항을 따로 측정하고, 계산 시에는 이상 계수(ideality factor)를 열이온 방출 값으로 대입하여 구하는 저항 값 계산의 보상 관리에 관해 개시된다.

公开(公告)号：KR1019980037194A

公开(公告)日：1998-08-05

申请号：KR1019960055910

申请日：1996-11-21

Applicant: 한국전자통신연구원

Inventor： 김민건 ,  김충환 ,  이창석 ,  이재진

IPC: H01L21/66

Abstract: 본 발명은 층으로 쌓여진 두 트랜지스터로 구성되는 캐스코드 혼합기 회로에 관한 것으로, 특히 아래 쪽 트랜지스터의 드레인단에 발생한 중간 주파수(IF) 신호를 위 쪽 트랜지스터를 거치게 하지 않고 곧 바로 중간 주파수(IF) 출력단으로 전달함으로써 출력 전력 특성이 향상 된 캐스코드 혼합기 회로에 관해 개시 된다.

公开(公告)号：KR1019970055475A

公开(公告)日：1997-07-31

申请号：KR1019950053655

申请日：1995-12-21

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김민건 ,  이창석 ,  이종람 ,  편광의

IPC: H03H7/42

Abstract: 본 발명은 MMIC 액티브 발룬회로에 관한 것으로 특히, 하나의 GaAs MESFET으로 이루어진 소스공통 MESFET과 소스와 드레인단에 달린 바이어스용 저항, 그 두개의 저항에 병렬로 각각 달린 한개의 GaAs MESFET과 두개의 저항, 한개의 캐패시터로 이루어진 전압가변용 저항을 포함하여 구성되어 소스 공통 발룬(111,121,122)에 다가 MESFET(111)의 소스나 드레인에 전압가변 저항회로(R1,R2)를 추가함으로서 출력전력의 불균형을 바로 잡아주는 것을 특징으로 하는 모노리식 GaAs MESFET능동소자 발룬 회로를 제공하면 모노리식회로의 액티브 발룬에서 출력전력의 불균형이 일어났을 경우에 전압조절만으로 균형을 잡아주는 회로이므로 신호의 feedthrough를 적게하는 성능향상을 시켜 산출율를 증가 시킬수 있다는 효과가 있다.

公开(公告)号：KR100345397B1

公开(公告)日：2002-07-26

申请号：KR1019990062446

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 한선호 ,  유현규 ,  김충환 ,  김천수 ,  박민

IPC: H03L7/00

Abstract: 본발명은기준신호와비교신호를비교하여위상차신호를생성하는위상비교기와, 위상비교기로부터의위상차신호에기초한펄스성분을포함하는 DC 성분을갖는전압신호를생성하는차지펌프와, 차지펌프로부터공급된전압신호를평활화하여고주파성분이제거된제어전압을생성하는로우패스필터와, 주파수가제어전압의값에대응하는출력신호를출력하는전압제어발진기와, 전압제어발진기로부터생성된출력신호는피드백하는분주회로를구비하는주파수합성기에있어서, 분주회로는복수의상단 T 플립플롭과, 복수의하단 D 플립플롭을구비함으로써, 분주회로에의한지연시간을단축시키는주파수합성기를제공한다.

公开(公告)号：KR100296146B1

公开(公告)日：2001-08-07

申请号：KR1019980018711

申请日：1998-05-23

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김천수 ,  유현규 ,  현영철 ,  박민

IPC: H04B1/62

Abstract: PURPOSE: A small signal linearizing apparatus is provided to improve linearity by feedbacking a nonlinear signal generated from a nonlinear signal generator to an amplifying unit through a feedback unit, amplifying the nonlinear signal to have the opposite phase of the nonlinear component of a small signal amplified through the amplifying unit and canceling the nonlinear component of the amplified small signal. CONSTITUTION: The first and second DC signal cut-off unit(610) are connected to an input terminal(IN). An amplifying unit(630) is connected to the first DC signal cut-off unit(610). The first input signal leakage preventing unit includes one terminal to which a DC bias is applied and the other terminal connected to the input terminal of the amplifying unit(630). A nonlinear signal generating unit is connected in parallel to the amplifying unit(630) and has an input terminal connected to the second DC signal cut-off unit. The second input signal leakage preventing unit(660) includes one terminal to which the DC bias(VGG2) is applied and the other terminal connected to the input terminal of the nonlinear signal generating unit. A load(670) is connected between a power(VDD) and an output terminal(OUT). A feedback unit(680) is connected between the input terminal of the amplifying unit(630) and the output terminal of the nonlinear signal generating unit. A load(690) is connected between the power(VDD) and the output terminal of the nonlinear signal generating unit.

公开(公告)号：KR1020010027910A

公开(公告)日：2001-04-06

申请号：KR1019990039890

申请日：1999-09-16

Applicant: 한국전자통신연구원

Inventor： 김충환 ,  김천수 ,  유현규 ,  박민 ,  김대용

IPC: H03D7/00

Abstract: PURPOSE: A mixer of Gibert cell frequency by using a unipolar switch is provided to reduce loss of gain of converting by supplying the condition of bias optimized by the operation of a unipolar switch. CONSTITUTION: A mixer of Gibert cell frequency by using a unipolar switch includes six FETs(Field Effect Transistors). The radio frequency signal is permitted to the gate of a FET(F311) and the electric current lD1 flows in the drain. The reverse radio frequency signal is permitted to the gate of a FET(F312) and the electric current lD2 flows in the drain. The partial oscillator signal is permitted to the gate of the FET(F313) and the drain of the FET(F313) is connected to the source of the FETs(F311, F312) in common. The radio frequency signal(RF) is permitted to the gate of the FET(F314) and the electric current lD3 flows in the drain connected with the drain of the FET(F311). The reverse radio frequency signal(/RF) is permitted to the gate of the FET(F315) and the electric current lD4 flows in the drain connected with the drain of the FET(F312). The the reverse partial oscillator signal(/LO) is permitted to the gate of the FET(F316) and the drain is connected to the source of the FETs(F314, F315) in common.

Abstract translation: 目的：提供通过使用单极开关的Gibert电池频率的混频器，通过提供通过单极开关的操作优化的偏置条件来减少转换增益的损失。 构成：使用单极开关的Gibert电池频率的混频器包括六个FET（场效应晶体管）。 射频信号被允许到FET的栅极（F311），电流ID1流入漏极。 反向射频信号被允许到FET的栅极（F312），并且电流ID2流入漏极。 部分振荡器信号被允许到FET的栅极（F313），并且FET（F313）的漏极共同连接到FET的源极（F311，F312）。 允许射频信号（RF）到FET（F314）的栅极，并且电流ID3流过与FET（F311）的漏极连接的漏极。 反向射频信号（/ RF）被允许到FET的栅极（F315），并且电流ID4流过与FET的漏极连接的漏极（F312）。 反向部分振荡器信号（/ LO）被允许到FET（F316）的栅极，漏极与FET（F314，F315）的源极共同连接。

公开(公告)号：KR1019990050449A

公开(公告)日：1999-07-05

申请号：KR1019970069568

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 김천수 ,  유현규 ,  김충환

IPC: H01L27/08

Abstract: 본 발명은 초고주파 대역에 적용할 수 있는 초고주파용 CMOS회로 격리방법을 제공한다.
본 발명에 의한 초고주파용 CMOS 회로 격리방법은 n형 혹은 p형의 웰주위에 n
+ 형 영역과 p
+ 형 영역의 가아드 링을 형성한다. 이러한 가아드 링은 배선용 금속선 아래의 실리콘 기판의 표면이 반전되거나 축적되는 것에 관계 없이 소자간의 격리시킬 수 있다. 또한 초고주파용 CMOS의 웰 바이어스를 기존의 VDD와 GND로 동작시키는 방법과 달리 플로우팅 웰의 상태로 동작시킬 경우, 웰간의 전위차로 심각한 누설전류가 흐를 수 있는데 본 발명에 의한 초고주파용 CMOS 회로 격리방법은 이러한 경우에도 누설전류 경로를 차단하여 소자간을 격리시킬 수 있다.