公开(公告)号：GB2494359A

公开(公告)日：2013-03-06

申请号：GB201300085

申请日：2011-06-08

Applicant: IBM

Inventor： HERRIN RUSSELL T ,  JAHNES CHRISTOPHER V ,  STAMPER ANTHONY K ,  WHITE ERIC J

IPC: B81C1/00 ,  H01H57/00

Abstract: A method of forming at least one Micro-Electro-Mechanical System (MEMS) cavity (60b) includes forming a first sacrificial cavity layer (18) over a wiring layer (14) and substrate (10). The method further includes forming an insulator layer (40) over the first sacrificial cavity layer. The method further includes performing a reverse damascene etchback process on the insulator layer. The method further includes planarizing the insulator layer and the first sacrificial cavity layer. The method further includes venting or stripping of the first sacrificial cavity layer to a planar surface for a first cavity (60b) of the MEMS.

公开(公告)号：DE112011100134T5

公开(公告)日：2012-10-04

申请号：DE112011100134

申请日：2011-01-12

Applicant: IBM

Inventor： SPROGIS EDMUND J ,  HERRIN RUSSELL T ,  LINDGREN PETER J ,  STAMPER ANTHONY K

IPC: H01L21/768

Abstract: Ein Verfahren zur Herstellung einer integrierten Schaltkreisstruktur bildet eine erste Öffnung in einem Substrat (100; 1) und liniert die erste Öffnung mit einer Schutzschicht. (102) Das Verfahren lagert Material in die erste Öffnung (104) ab und bildet ein Schutzmaterial über dem Substrat. Das Schutzmaterial enthält eine Prozess Kontrollmarkierung sowie eine zweite Öffnung oberhalb und ausgerichtet an der ersten Öffnung. (108) Das Verfahren entfernt das Material aus der ersten Öffnung durch die zweite Öffnung in dem Schutzmaterial. (110) Die Prozess-Kontrollmarkierung besteht aus einer Aussparung innerhalb des Schutzmaterials, die sich nur teilweise erstreckt durch das Schutzmaterial, so daß Teile des Substrats unter der Prozess Kontrollmarkierung nicht betroffen sind von dem Prozess des Entfernens des Materials.

公开(公告)号：BR112012017627A2

公开(公告)日：2016-04-12

申请号：BR112012017627

申请日：2011-01-12

Applicant: IBM

Inventor： STAMPER ANTHONY K ,  SPROGIS EDMUND J ,  LINDGREN PETER J ,  HERRIN RUSSELL T

IPC: H01L21/768

公开(公告)号：DE112011101373B4

公开(公告)日：2015-12-31

申请号：DE112011101373

申请日：2011-05-17

Applicant: IBM

Inventor： JOSEPH ALVIN J ,  STRICKER ANDREAS D ,  HARAME DAVID L ,  DAHLSTROM MATTIAS E ,  GRAY PETER B ,  HERRIN RUSSELL T ,  CAMILLO-CASTILLO RENATA

IPC: H01L21/331 ,  H01L29/10 ,  H01L29/732 ,  H01L29/737

Abstract: Verfahren zur Bildung eines Transistors, aufweisend: Bilden einer intrinsischen Basisschicht (120) auf einer Oberseite eines Halbleitersubstrats (101); Bilden einer dielektrischen Schicht (130) auf der intrinsischen Basisschicht; Bilden einer extrinsischen Basisschicht (140) auf der dielektrischen Schicht; Bilden mindestens einer zweiten dielektrischen (302) Schicht auf der extrinsischen Basisschicht; Bilden einer Öffnung (315), die durch die mindestens eine zweite dielektrische Schicht zu der extrinsischen Basisschicht verläuft, wobei die Öffnung eine erste vertikale Seitenwand (306) aufweist; Bilden einer Seitenwand-Abstandsopferschicht (307) auf der ersten vertikalen Seitenwand; Bilden einer dielektrischen Opferschicht (309) auf einer freiliegenden Fläche der extrinsischen Basisschicht benachbart zu der Seitenwand-Abstandsopferschicht; selektives Entfernen der Seitenwand-Abstandsopferschicht; Bilden, zwischen der ersten vertikalen Seitenwand und der dielektrischen Opferschicht, eines Grabens (170), der durch die extrinsische Basisschicht und die erste dielektrische Schicht zu der intrinsischen Basisschicht verläuft, derart, dass der Graben an einen Umfang der Öffnung angepasst ist und eine zweite vertikale Seitenwand (175) aufweist, die direkt unter der ersten vertikalen Seitenwand mit dieser ausgerichtet ist; Bilden eines leitenden Streifens (150) innerhalb des Grabens benachbart zu der Seitenwand derart, dass der leitende Streifen die intrinsische Basisschicht mit der extrinsischen Basisschicht elektrisch verbindet; nach dem Bilden des leitenden Streifens, Bilden eines ersten Abschnitts (161) einer dielektrischen Abstandsschicht auf der ersten vertikalen Seitenwand (306), und der mindestens eine Oberseite des leitenden Streifens bedeckt; ...

公开(公告)号：GB2494358B

公开(公告)日：2014-04-16

申请号：GB201300063

申请日：2011-05-17

Applicant: IBM

Inventor： CAMILLO-CASTILLO RENATA ,  DAHLSTROM MATTIAS E ,  GRAY PETER B ,  HARAME DAVID L ,  HERRIN RUSSELL T ,  JOSEPH ALVIN ,  STRICKER ANDREAS D

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/10 ,  H01L29/66 ,  H01L29/732 ,  H01L29/737

Abstract: Disclosed are embodiments of a bipolar or heterojunction bipolar transistor and a method of forming the transistor. The transistor can incorporate a dielectric layer sandwiched between an intrinsic base layer and a raised extrinsic base layer to reduce collector-base capacitance Ccb, a sidewall-defined conductive strap for an intrinsic base layer to extrinsic base layer link-up region to reduce base resistance Rb and a dielectric spacer between the extrinsic base layer and an emitter layer to reduce base-emitter Cbe capacitance. The method allows for self-aligning of the emitter to base regions and incorporates the use of a sacrificial dielectric layer, which must be thick enough to withstand etch and cleaning processes and still remain intact to function as an etch stop layer when the conductive strap is subsequently formed. A chemically enhanced high pressure, low temperature oxidation (HIPOX) process can be used to form such a sacrificial dielectric layer.

公开(公告)号：DE112011102135T5

公开(公告)日：2013-05-02

申请号：DE112011102135

申请日：2011-06-08

Applicant: IBM

Inventor： DOAN THAI ,  DUNBAR GEORGE A ,  HE ZHONG-XIANG ,  HERRIN RUSSELL T ,  JAHNES CHRISTOPHER V ,  MALING JEFFREY C ,  DANG DINH ,  MURPHY WILLIAM J ,  TWOMBLY JOHN G ,  STAMPER ANTHONY K ,  WHITE ERIC J

IPC: B81B3/00 ,  B81C1/00 ,  H01H59/00

Abstract: Es werden Strukturen mikroelektromechanischer Systeme (MEMS) mit planarem Hohlraum, Herstellungsverfahren und Design-Strukturen bereitgestellt. Das Verfahren weist das Bilden mindestens eines Hohlraums (60a, 60b) eines mikroelektromechanischen Systems (MEMS), welcher eine planare Fläche aufweist, unter Anwendung eines reversen Damaszener-Verfahrens auf.

公开(公告)号：DE112011102134T5

公开(公告)日：2013-04-04

申请号：DE112011102134

申请日：2011-06-08

Applicant: IBM

Inventor： HERRIN RUSSELL T ,  JAHNES CHRISTOPHER V ,  STAMPER ANTHONY K ,  WHITE ERIC J

IPC: B81C1/00 ,  B81B3/00 ,  H01H59/00

Abstract: Ein Verfahren zum Bilden mindestens eines Hohlraums (60b) eines mikroelektromechanischen Systems (MEMS) weist das Bilden einer ersten Hohlraum-Opferschicht (18) über einer Verdrahtungsschicht (14) und einem Substrat (10) auf. Das Verfahren weist ferner das Bilden einer Isolatorschicht (40) über der ersten Hohlraum-Opferschicht auf. Das Verfahren weist ferner das Durchführen eines reversen Damaszener-Rückätzverfahrens auf der Isolatorschicht auf. Das Verfahren weist ferner das Planarisieren der Isolatorschicht und der ersten Hohlraum-Opferschicht auf. Das Verfahren weist ferner das Austreiben oder Ablösen der ersten Hohlraum-Opferschicht zu einer planaren Fläche für einen ersten Hohlraum (60b) des MEMS auf.