公开(公告)号：DE102022101087A1

公开(公告)日：2022-07-21

申请号：DE102022101087

申请日：2022-01-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  CICCO ADOLFO DE ,  PICCOLELLA SALVATORE ,  UNTERWEGER GERNOT ,  WEIS MICHAEL

IPC: B60Q1/02 ,  H05B45/00

Abstract: Eine Fahrzeugscheinwerfersteuerschaltung ist dazu ausgelegt, einen mehrere Beleuchtungselemente umfassenden Fahrzeugscheinwerfer zu steuern. Die Fahrzeugscheinwerfersteuerschaltung kann einen Speicher, der Informationen zum Steuern der mehreren Beleuchtungselemente speichert, und eine Treiberschaltung, die die mehreren Beleuchtungselemente basierend auf den Informationen ansteuert, umfassen, wobei die Informationen ein oder mehrere ausgefallene Elemente der mehreren Beleuchtungselemente kompensieren.

公开(公告)号：DE102014117723B4

公开(公告)日：2019-01-24

申请号：DE102014117723

申请日：2014-12-02

Applicant: INFINEON TECHNOLOGIES AG ,  BOSCH GMBH ROBERT

Inventor： BONART DIETRICH ,  GOERLACH ALFRED

IPC: H01L23/58 ,  H01L21/60 ,  H01L21/66 ,  H01L23/48

Abstract: Halbleitervorrichtung, wobei die Halbleitervorrichtung umfasst:einen an einem Substrat (102, 201, 501) ausgebildeten Halbleitervorrichtungs-Chip (100), wobei der Halbleitervorrichtungs-Chip (100) eine in einer Mitte des Substrats (102, 201, 501) ausgebildete aktive Region (103) und eine Randregion (105) umfasst, die frei von aktiven Komponenten des Halbleitervorrichtungs-Chips ist; undeine Erkennungsverdrahtung (106, 306, 401, 403), die in der Randregion des Substrats (102, 201, 501) angeordnet ist und die aktive Region zumindest teilweise umgibt,wobei die Erkennungsverdrahtung (106, 306, 401, 403) und der Halbleitervorrichtungs-Chip elektrisch voneinander isoliert sind;wobei die Erkennungsverdrahtung (106, 306, 401, 403) und das Substrat (102, 201, 501) über einen Verbindungspfad mit einem hohen elektrischen Widerstand elektrisch miteinander verbunden sind; undwobei die Erkennungsverdrahtung (106, 306, 401, 403) von einer Lotschicht kontaktierbar ist, sodass eine Fehlanordnung des Halbleitervorrichtungschips (100) und/oder der Lotschicht durch einen Leckstrom erkannt werden kann.

公开(公告)号：DE102013108987B4

公开(公告)日：2018-07-05

申请号：DE102013108987

申请日：2013-08-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L21/58 ,  H01L21/304 ,  H01L21/82 ,  H01L25/04

Abstract: Verfahren zum Ausbilden einer Halbleitervorrichtung, wobei das Verfahren Folgendes aufweist:Ausbilden von Isolationsbereichen (30);Ausbilden von zumindest einem Vorrichtungsbereich (20) innerhalb eines Halbleitersubstrats (10) zwischen Isolationsbereichen (30);Ausbilden einer Öffnung innerhalb des Halbleitersubstrats (10);Befestigen eines Halbleiterchips am Halbleitersubstrat (10) in der Öffnung;Ausbilden von einem Chipisolationsbereich (40) um den Halbleiterchip; undVereinzeln des Halbleitersubstrats (10);wobei der Chipisolationsbereich (40) tiefer ist als die Isolationsbereiche (30).

公开(公告)号：DE102016122141A1

公开(公告)日：2017-06-01

申请号：DE102016122141

申请日：2016-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  DEBIE MARTINA ,  GATTERBAUER JOHANN ,  WEIDGANS BERNHARD ,  GROSS THOMAS

IPC: H01L25/16 ,  H01L33/62

Abstract: Ein Halbleiterbauelement enthält ein in einem Halbleitersubstrat angeordnetes aktives Gebiet und eine oberste Metallebene mit Metallleitungen, wobei die oberste Metallebene über dem Halbleitersubstrat angeordnet ist. Kontaktpads sind an einer Hauptoberfläche des Halbleiterbauelements angeordnet, wo die Kontaktpads an die Metallleitungen in der obersten Metallebene gekoppelt sind. Ein Trenngebiet trennt die an der Hauptoberfläche angeordneten Kontaktpads. Benachbarte Kontaktpads sind durch einen Abschnitt des Trenngebiets elektrisch voneinander getrennt. Reflektierende Strukturen sind zwischen der oberen Metallebene und den Kontaktpads angeordnet, wobei jede der reflektierenden Strukturen, die sich direkt über dem aktiven Gebiet befindet, einen assoziierten Abschnitt des die Kontaktpads trennenden Trenngebiets vollständig überlappt.

公开(公告)号：DE102015100521A1

公开(公告)日：2016-07-14

申请号：DE102015100521

申请日：2015-01-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  HEIGL MARTINA ,  WEIDGANS BERNHARD ,  BORUCKI LUDGER

IPC: H01L23/485 ,  H01L21/60

Abstract: Verschiedene Ausführungsformen stellen einen Halbleiterchip bereit, wobei der Halbleiterchip einen ersten Kontaktbereich und einen zweiten Kontaktbereich, die beide auf einer Vorderseite des Halbleiterchips ausgebildet sind; eine Passivierungsschicht, die auf der Vorderseite zwischen dem ersten Kontaktbereich und dem zweiten Kontaktbereich angeordnet ist; und einen Kontaktstapel umfasst, der über der Vorderseite des Halbleiterchips ausgebildet ist und eine Mehrzahl von Schichten umfasst, wobei mindestens eine Schicht der Mehrzahl von Schichten von der Passivierungsschicht und Berandungsregionen der Kontaktbereiche, die der Passivierungsschicht benachbart sind, entfernt wurde; und wobei mindestens eine weitere Schicht der Mehrzahl unterschiedlicher Schichten in der Berandungsregion der Kontaktbereiche vorhanden ist, die an die Passivierungsschicht angrenzt.

公开(公告)号：DE102006029682A1

公开(公告)日：2007-01-11

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: A production process for a semiconductor structure with deep trench isolation and a buried layer contact comprises forming a stack on a doped semiconductor substrate (1) comprising a highly and oppositely doped buried layer (2) and single crystal semiconductor layer (3), producing a vertical isolation (62) between lateral regions by trench (6) etching and forming a low resistance contact to the buried layer by etching a hole (3) that is narrower and less deep than the trench. Independent claims are also included for: (a) an additional production process as above; and (b) two semiconductor structures formed by the claimed processes.

公开(公告)号：DE10230715B4

公开(公告)日：2006-12-21

申请号：DE10230715

申请日：2002-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH ,  VOIGT PETER ,  ENDERS GERHARD

IPC: H01L21/8242 ,  H01L21/336 ,  H01L27/108 ,  H01L29/78 ,  H01L29/786

Abstract: The present invention relates to a method for producing a vertical transistor, and to a vertical transistor. A sacrificial gate oxide and a sacrificial gate electrode are used during the production of the vertical transistor to makes it possible to considerably reduce or entirely avoid negative effects that normally result from the production of insulation structures between the vertical transistors. In particular, broadening of the gate oxide at the edge of the gate electrode can be prevented, and the edge of the gate electrode can be influenced deliberately. This allows vertical transistors to be produced having a current/voltage characteristic that can be adjusted specifically. In particular, vertical transistors can be produced having a pronounced corner effect.

公开(公告)号：DE10023116B4

公开(公告)日：2005-12-15

申请号：DE10023116

申请日：2000-05-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L29/49 ,  H01L29/78

Abstract: The field-effect transistor has an insulated gate, a source electrode, a drain electrode, and an inversion channel between the source and drain electrodes and underneath the gate electrode. The gate electrode is fabricated from a material which does not have a permitted energy state in the energy interval which is used to control the charge carrier density in the inversion channel between the source electrode and the drain electrode.

公开(公告)号：DE102014114973B4

公开(公告)日：2020-10-01

申请号：DE102014114973

申请日：2014-10-15

Applicant: INFINEON TECHNOLOGIES AG ,  BOSCH GMBH ROBERT

Inventor： BONART DIETRICH

IPC: H01L23/485 ,  H01L21/56 ,  H01L21/82 ,  H01L23/28

Abstract: Elektronischer Chip (106) für ein Einpress-Package (100), wobei der elektronische Chip (106) Folgendes umfasst:• einen Chipkörper mit zwei einander gegenüberliegenden Hauptoberflächen (200), der zwischen einer Stützstruktur (102) und einer weiteren Stützstruktur (104) des Einpress-Packages (100) anzuordnen ist;• eine lötbare elektrisch leitfähige Kontaktstruktur (202), die eine aktive Chipfläche (600) in einem Teil von mindestens einer der Hauptoberflächen (200) zumindest teilweise bedeckt, wobei mindestens eine der elektrisch leitfähigen Kontaktstruktur (202) und der aktiven Chipfläche (600) einen Umfangsrand (206) mit einem umfänglich variierenden Abstand (D) in Bezug auf einen Umfangsrand (208) der jeweiligen Hauptoberfläche (200) des Chipkörpers hat, wobei mindestens eine der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) Paare von Einbuchtungen (210) umfasst, wobei jedes Paar neben einer jeweiligen von vier Ecken (220) von mindestens einer der elektrisch leitenden Kontaktstruktur (202) und der aktiven Chipfläche (600) angeordnet ist.

公开(公告)号：DE102017128568A1

公开(公告)日：2019-06-06

申请号：DE102017128568

申请日：2017-12-01

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BONART DIETRICH

IPC: H01L23/482 ,  H01L21/66 ,  H01L21/68 ,  H01L25/16 ,  H01L27/146 ,  H01L29/41

Abstract: Ein Halbleiterchip (100) weist eine Anordnung (110) aus einer Vielzahl von ersten externen Kontakten (120), die einem regelmäßigen Muster entsprechend angeordnet sind, auf. Die Anordnung (110) weist einen zweiten externen Kontakt (130) auf, der sich in einer lateralen Ausdehnung von den ersten externen Kontakten (120) unterscheidet oder dessen Position gegenüber einer durch das regelmäßige Muster definierten Position verschoben ist.