公开(公告)号：DE112018004697T5

公开(公告)日：2020-06-25

申请号：DE112018004697

申请日：2018-08-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MATALN MARIANNE ,  NELHIEBEL MICHAEL ,  PELZER RAINER ,  WEIDGANS BERNHARD

IPC: H01L23/00 ,  B81B3/00 ,  H01L23/58

Abstract: Ein Halbleiterbauelement enthält ein Substrat, eine strukturierte Zwischenschicht auf dem Substrat und mit definierte Rändern, und eine strukturierte Metallisierung auf der strukturierten Zwischenschicht und ebenfalls mit definierten Rändern. Jeder definierte Rand der strukturierten Zwischenschicht ist zu einem der definierten Ränder der strukturierten Metallisierung benachbart und verläuft in dieselbe Richtung wie der benachbarte definierte Rand der strukturierten Metallisierung. Jeder definierte Rand der strukturierten Zwischenschicht erstreckt sich um zumindest 0,5 Mikrometer über den benachbarten definierten Rand der strukturierten Metallisierung hinaus, so dass jeder definierte Rand der strukturierten Metallisierung endet, bevor er den benachbarten definierten Rand der strukturierten Zwischenschicht erreicht. Die strukturierte Zwischenschicht weist bei Raumtemperatur eine Druckeigenspannung auf.

公开(公告)号：DE102017113515A1

公开(公告)日：2018-12-20

申请号：DE102017113515

申请日：2017-06-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROGALLI MICHAEL ,  LEHNERT WOLFGANG ,  MATOY KURT ,  SCHNEEGANS MANFRED ,  NAPETSCHNIG EVELYN ,  WEIDGANS BERNHARD ,  GATTERBAUER JOHANN

IPC: C23C16/455 ,  C23C16/40

Abstract: Ein Verfahren zum Bilden einer Aluminiumoxidschicht ist bereitgestellt, wobei das Verfahren Folgendes beinhaltet: Bereitstellen einer Metalloberfläche, die wenigstens ein Metall aus einer Gruppe von Metallen beinhaltet, wobei die Gruppe Kupfer, Aluminium, Palladium, Nickel, Silber und Legierungen von diesen beinhaltet, und Abscheiden einer Aluminiumoxidschicht auf der Metalloberfläche durch Atomlagenabscheidung, wobei eine maximale Verarbeitungstemperatur während der Abscheidung 280°C beträgt, so dass die Aluminiumoxidschicht mit einer Oberfläche gebildet wird, die einen Flüssiglotkontaktwinkel von weniger als 40° aufweist.

公开(公告)号：DE102014110362A1

公开(公告)日：2015-01-29

申请号：DE102014110362

申请日：2014-07-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GATTERBAUER JOHANN ,  WEIDGANS BERNHARD

IPC: H01L23/488 ,  H01L21/3213 ,  H01L21/60 ,  H01L23/50

Abstract: In einer Ausführungsform enthält ein Bauelement eine erste leitende Kontaktinsel (20), die über einem Substrat (10) angeordnet ist, und eine Ätzstoppschicht (50), die über einer oberen Oberfläche der ersten leitenden Kontaktinsel (20) angeordnet ist. Das Bauelement enthält weiter eine über der Ätzstoppschicht (50) angeordnete Lötsperre (60).

公开(公告)号：DE102013108813A1

公开(公告)日：2014-02-20

申请号：DE102013108813

申请日：2013-08-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GATTERBAUER JOHANN ,  WEIDGANS BERNHARD

IPC: H01L21/60 ,  H01L21/56 ,  H01L23/488

Abstract: Es werden eine Chip-Anschlussfläche (215) und ein Verfahren zum Herstellen einer Chip-Anschlussfläche (215) offenbart. Eine Ausführungsform der vorliegenden Erfindung enthält das Bilden mehrerer Anschlussflächen (215) auf einem Werkstück, wobei jede Anschlussfläche (215) untere Seitenwände und obere Seitenwände besitzt, und das Verringern einer unteren Breite jeder Anschlussfläche (215), so dass eine obere Breite jeder (215) Anschlussfläche größer ist als die untere Breite. Das Verfahren enthält ferner das Bilden eines Photoresists über den mehreren Anschlussflächen (215) und das Entfernen von Abschnitten des Photoresists, um dadurch längs der unteren Seitenwände Seitenwandabstandshalter (217) zu bilden.

公开(公告)号：DE102017109218B4

公开(公告)日：2022-06-23

申请号：DE102017109218

申请日：2017-04-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  HAERING FRANZISKA ,  WEIDGANS BERNHARD

IPC: H01L21/768 ,  H01L23/522 ,  H01L27/088

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements, wobei das Verfahren Folgendes umfasst:Ausbilden eines leitfähigen Liners (171) über einem ersten Landing-Pad (141) in einem ersten Gebiet (1) und über einem zweiten Landing-Pad (142) in einem zweiten Gebiet (2);Abscheiden eines ersten leitfähigen Materials (172) innerhalb erster Öffnungen innerhalb einer über dem leitfähigen Liner (171) ausgebildeten Resistschicht (181), wobei das erste leitfähige Material (172) überfüllt zum Ausbilden eines ersten Kontaktpads (50) und einer ersten Schicht (60A) eines zweiten Kontaktpads (60);Abscheiden einer zweiten Resistschicht (182) über dem ersten leitfähigen Material (172);Strukturieren der zweiten Resistschicht (182) zum Ausbilden zweiter Öffnungen, die die erste Schicht (60A) des zweiten Kontaktpads (60) exponieren, ohne das erste Kontaktpad (50) zu exponieren; undAbscheiden eines zweiten leitfähigen Materials (173) über der ersten Schicht (60A) des zweiten Kontaktpads (60), wobei das zweite leitfähige Material (173) auf Kupfer basiert und eine Schichtdicke größer als die Schichtdicke der ersten Schicht (60A) des zweiten Kontaktpads (60) aufweist.

公开(公告)号：DE102017109218A1

公开(公告)日：2017-11-02

申请号：DE102017109218

申请日：2017-04-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  HAERING FRANZISKA ,  WEIDGANS BERNHARD

IPC: H01L21/768 ,  H01L23/522 ,  H01L27/088

Abstract: Ein Verfahren zum Herstellen eines Halbleiterbauelements beinhaltet das Ausbilden eines leitfähigen Liners über einem ersten Landing-Pad in einem ersten Gebiet und über einem zweiten Landing-Pad in einem zweiten Gebiet. Das Verfahren beinhaltet weiter das Abscheiden eines ersten leitfähigen Materials innerhalb erster Öffnungen innerhalb einer über dem leitfähigen Liner ausgebildeten Resistschicht. Das erste leitfähige Material überfüllt zum Ausbilden eines ersten Pads und einer ersten Schicht eines zweiten Pads. Das Verfahren beinhaltet weiterhin das Abscheiden einer zweiten Resistschicht über dem ersten leitfähigen Material und das Strukturieren der zweiten Resistschicht zum Ausbilden zweiter Öffnungen, die die erste Schicht des zweiten Pads exponieren, ohne das erste Pad zu exponieren. Ein zweites leitfähiges Material wird über der zweiten Schicht des zweiten Pads abgeschieden.

公开(公告)号：DE102015121633A1

公开(公告)日：2016-06-16

申请号：DE102015121633

申请日：2015-12-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HAERING FRANZISKA ,  MELZL MICHAEL ,  ROBL WERNER ,  SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD

IPC: C25D3/02 ,  C25D3/38 ,  C25D3/40 ,  C25D7/12 ,  H01L21/288

Abstract: In verschiedenen Ausführungsformen kann ein Verfahren (400A) zum Ausbilden einer Metallschicht bereitgestellt sein: Das Verfahren kann das Abscheiden einer Metallschicht auf einem Träger unter Verwendung eines Elektrolyts, wobei der Elektrolyt zumindest einen Zusatz, der konfiguriert ist, um sich bei einer Temperatur über ungefähr 100°C zu zersetzen, und ein wasserlösliches Metallsalz umfassen kann, wobei der Elektrolyt frei von Kohlenstoff-Nanoröhrchen ist (409); und das Tempern der Metallschicht, um eine Metallschicht auszubilden, die eine Vielzahl von Poren umfasst, umfassen (419).

公开(公告)号：DE102013113751A1

公开(公告)日：2014-06-18

申请号：DE102013113751

申请日：2013-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD ,  MARIANI FRANCO ,  HEINRICH ALEXANDER

IPC: H01L29/06 ,  H01L21/301 ,  H01L21/308 ,  H01L23/28 ,  H01L23/488

Abstract: Ein Halbleiterbauelement enthält einen Halbleiter-Chip, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche enthält. Die zweite Hauptoberfläche ist die Rückseite des Halbleiter-Chips. Die zweite Hauptoberfläche enthält ein erstes Gebiet und ein zweites Gebiet. Das zweite Gebiet ist ein Randgebiet der zweiten Hauptoberfläche, und das Niveau des ersten Gebiets unterscheidet sich vom Niveau des zweiten Gebiets. Das erste Gebiet kann mit Metall gefüllt sein und kann auf das gleiche Niveau wie das zweite Gebiet planarisiert sein.

公开(公告)号：DE102018123924A1

公开(公告)日：2020-04-02

申请号：DE102018123924

申请日：2018-09-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BEHRENS THOMAS ,  HEINRICH ALEXANDER ,  WILLE CATHARINA ,  YEONG CHRISTINA ,  WEIDGANS BERNHARD ,  NAPETSCHNIG EVELYN

IPC: H01L21/60 ,  H01L23/488

Abstract: Die Halbleitervorrichtung (10; 20) umfasst einen Halbleiterdie, der eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche, eine erste Metallisierungsschicht, die auf der ersten Oberfläche des Halbleiterdie angeordnet ist, eine erste Lotschicht, die auf der ersten Metallisierungsschicht angeordnet ist, wobei die erste Lotschicht eine Verbindung Sn/Sb enthält, und ein erstes Kontaktelement, das einen Grundkörper auf Cu-Basis und eine auf Ni-Basis angeordnete Schicht auf einer Hauptoberfläche des Grundkörpers auf Cu-Basis umfasst, wobei das erste Kontaktelement mit der Ni-basierten Schicht mit der ersten Lotschicht verbunden ist.

公开(公告)号：DE102013113751B4

公开(公告)日：2018-12-20

申请号：DE102013113751

申请日：2013-12-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  WEIDGANS BERNHARD ,  MARIANI FRANCO ,  HEINRICH ALEXANDER

IPC: H01L29/06 ,  H01L21/301 ,  H01L21/58 ,  H01L21/784 ,  H01L23/28 ,  H01L23/488

Abstract: Halbleiterbauelement, das umfasst:einen Halbleiter-Chip (24), der eine erste Hauptoberfläche (12) und eine zweite Hauptoberfläche (14) umfasst, wobeidie zweite Hauptoberfläche (14) eine Rückseite des Halbleiter-Chips (24) ist, die zweite Hauptoberfläche (14) ein erstes Gebiet (30) und ein zweites Gebiet (32) umfasst, das zweite Gebiet (32) ein Randgebiet der zweiten Hauptoberfläche (14) ist und das Niveau des ersten Gebiets (30) und das Niveau des zweiten Gebiets (32) unterschiedlich sind, und wobei das Halbleiterbauelement weiterhin eine elektrisch leitfähige Schicht (18) umfasst, die auf dem ersten Gebiet (30) der zweiten Hauptoberfläche (14) des Halbleiter-Chips (24) angeordnet ist und wobei der Halbleiter-Chip (24) ein Leistungshalbleiter-Chip ist und die elektrisch leitfähige Schicht (18) mit einer rückseitigen Elektrode (40) des Leistungshalbleiter-Chips verschaltet ist.