公开(公告)号：DE102015101843B4

公开(公告)日：2021-02-04

申请号：DE102015101843

申请日：2015-02-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  HEINRICH ALEXANDER ,  TORWESTEN HOLGER ,  SIMBECK TOBIAS

IPC: H01L21/50 ,  H01L23/28 ,  H01L23/485

Abstract: Verfahren zur Herstellung von Halbleitermodulen, welches umfasst:Bereitstellen eines Metallverbundsubstrats (102, 200, 400, 500, 600, 702) mit einer an einer Metallschicht (104, 204, 404, 504, 604, 704) befestigten Metallfolie (106, 202, 402, 502, 602, 706), wobei die Metallfolie dünner als die Metallschicht ist und ein anderes Material als diese umfasst;Befestigen einer ersten Fläche von mehreren Halbleiterchips (110, 206, 408, 508, 608, 710) an der Metallfolie (106, 202, 402, 502, 602, 706) vor dem Strukturieren der Metallfolie;Einschließen der an der Metallfolie befestigten Halbleiterchips in ein elektrisch isolierendes Material (112, 212, 414, 514, 614, 718);Strukturieren der Metallschicht und der Metallfolie, nachdem die Halbleiterchips (110, 206, 408, 508, 608, 710) in das elektrisch isolierende Material eingeschlossen wurden, so dass Oberflächengebiete des elektrisch isolierenden Materials von der Metallfolie (106, 202, 402, 502, 602, 706) und der Metallschicht (104, 204, 404, 504, 604, 704) frei sind; undTeilen des elektrisch isolierenden Materials entlang den Oberflächengebieten, die von der Metallfolie (106, 202, 402, 502, 602, 706) und der Metallschicht (104, 204, 404, 504, 604, 704) frei sind, um einzelne Module zu bilden.

公开(公告)号：DE102019119521A1

公开(公告)日：2021-01-21

申请号：DE102019119521

申请日：2019-07-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI

IPC: H01L21/60 ,  H01L23/28 ,  H01L23/482

Abstract: Es wird ein Verfahren zur Herstellung eines Chipgehäuses bereitgestellt. Das Verfahren kann Strukturieren mindestens eines Chip-Pads eines Chips zum Bilden einer strukturierten Struktur in dem mindestens einen Chip-Pad, wobei die strukturierte Struktur mindestens eine vordefinierte Aussparung aufweist, und Verkapseln des Chips mit Verkapselungsmaterial, wodurch die mindestens eine vordefinierte Aussparung gefüllt wird, beinhalten.

公开(公告)号：DE102019103281A1

公开(公告)日：2020-08-13

申请号：DE102019103281

申请日：2019-02-11

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI

IPC: H01L23/48 ,  H01L21/60 ,  H01L23/31

Abstract: Ein Die-Gehäuse ist bereitgestellt. Das Die-Gehäuse kann Folgendes beinhalten: einen Die mit einem ersten Die-Kontakt auf einer ersten Seite des Die und einem zweiten Die-Kontakt auf einer zweiten Seite des Die, die der ersten Seite des Die gegenüberliegt, ein Isolationsmaterial, das lateral dem Die benachbart ist, eine Metallstruktur, die die gesamte Oberfläche des zweiten Die-Kontakts des Die im Wesentlichen direkt kontaktiert, wobei die Metallstruktur aus dem gleichen Material wie der zweite Die-Kontakt gefertigt ist, einen ersten Padkontakt auf der ersten Seite des Die, der den ersten Die-Kontakt elektrisch kontaktiert, und einen zweiten Padkontakt auf der ersten Seite des Die, der den zweiten Die-Kontakt über die Metallstruktur elektrisch kontaktiert, wobei das Isolationsmaterial die Metallstruktur elektrisch von dem ersten Die-Kontakt isoliert.

公开(公告)号：DE102015101843A1

公开(公告)日：2015-08-13

申请号：DE102015101843

申请日：2015-02-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  HEINRICH ALEXANDER ,  TORWESTEN HOLGER ,  SIMBECK TOBIAS

IPC: H01L21/50 ,  H01L23/28 ,  H01L23/485

Abstract: Ein Verfahren zur Herstellung von Halbleitermodulen weist folgende Schritte auf: Bereitstellen eines Metallverbundsubstrats mit einer an einer Metallschicht befestigten Metallfolie, wobei die Metallfolie dünner als die Metallschicht ist und ein anderes Material als diese umfasst, Befestigen einer ersten Fläche von mehreren Halbleiterchips an der Metallfolie vor dem Strukturieren der Metallfolie und Einschließen der an der Metallfolie befestigten Halbleiterchips in ein elektrisch isolierendes Material. Die Metallschicht und die Metallfolie werden strukturiert, nachdem die Halbleiterchips mit dem elektrisch isolierenden Material eingeschlossen wurden, so dass Oberflächengebiete des elektrisch isolierenden Materials von der Metallfolie und der Metallschicht frei sind. Das elektrisch isolierende Material wird entlang den Oberflächengebieten, die von der Metallfolie und der Metallschicht frei sind, geteilt, um einzelne Module zu bilden.

公开(公告)号：DE102014115653A1

公开(公告)日：2015-05-13

申请号：DE102014115653

申请日：2014-10-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAHLER JOACHIM ,  NIKITIN IVAN ,  PALM PETTERI

IPC: H01L21/60 ,  H01L21/58 ,  H01L25/07

Abstract: Ein Verfahren, das Anordnen einer Mehrzahl von elektronischen Chips in einer Mehrzahl von Chip-Aufnahmehohlräumen umfasst, die jeweils von einem entsprechenden Oberflächenabschnitt eines Substrats und einer Wand definiert werden, die durch ein entsprechendes von einer Mehrzahl von Löchern in einem elektrisch leitfähigen, auf dem Substrat angeordneten Rahmen begrenzt wird, Verkapseln zumindest eines Teils der elektronischen Chips in den Chip-Aufnahmehohlräumen durch ein Verkapselungsmittel, und Ausbilden elektrisch leitfähiger Kontakte zum elektrischen Kontaktieren der zumindest teilweise verkapselten Chips.

公开(公告)号：DE102014111195A1

公开(公告)日：2015-02-12

申请号：DE102014111195

申请日：2014-08-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L23/48 ,  H01L25/16

Abstract: Ein Verfahren (200) zur Herstellung einer Chip-Anordnung kann enthalten: Anordnen einer Stabilisierungsstruktur und eines Chips, der mindestens einen Kontakt enthält, nebeneinander und über einem Träger (202); Einkapseln des Chips und der Stabilisierungsstruktur mit Hilfe einer Einkapselungsstruktur (204); und Bilden eines elektrisch leitenden Anschlusses zu dem mindestens einen Kontakt des Chips (206).

公开(公告)号：DE102020120139B4

公开(公告)日：2022-12-29

申请号：DE102020120139

申请日：2020-07-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  FROEHLER ULRICH ,  OTREMBA RALF ,  RIEGLER ANDREAS

IPC: H01L23/50 ,  H01L21/60

Abstract: Halbleiterbauelementpaket (100), umfassend:- eine gedruckte Leiterplatte (10) mit einem ersten zentralen Bereich, einem zweiten lateralen Bereich und einem dritten lateralen Bereich;- einen Halbleiterdie (20) mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, einem ersten Kontaktpad (20A), das auf der ersten Hauptfläche angeordnet ist, und einem zweiten Kontaktpad (20B), das auf der zweiten Hauptfläche angeordnet ist, wobei der Halbleiter'die (20) in dem ersten zentralen Bereich der Leiterplatte (10) angeordnet ist;- eine erste metallische Seitenwand (30) des Halbleiterbauelementpakets, die in dem zweiten lateralen Bereich der Leiterplatte (10) angeordnet ist;- eine zweite metallische Seitenwand (40) des Halbleiterbauelementpakets, die in dem dritten lateralen Bereich der Leiterplatte (10) angeordnet ist;- einen ersten metallischen Durchgangssteg (50), der zwischen dem ersten Kontaktpad (20A) des Halbleiterdies (20) und der ersten metallischen Seitenwand (30) verbunden ist und- einen zweiten metallischen Durchgangssteg (60), der zwischen dem zweiten Kontaktpad (20B) des Halbleiterdies (20) und der zweiten metallischen Seitenwand (40) verbunden ist; wobei mindestens eine von der ersten metallischen Seitenwand (30) und der zweiten metallischen Seitenwand (40) elektrisch mit einem von dem ersten Kontaktpad (20A) oder dem zweiten Kontaktpad (20B) des Halbleiterdies (20) verbunden ist,gekennzeichnet durcheine Laminatschicht (70), die auf der gedruckten Leiterplatte angeordnet ist, wobeidie erste metallische Seitenwand (30), die zweite metallische Seitenwand (40), der erste metallische Durchgangssteg (50) und der zweite metallische Durchgangssteg (60) innerhalb von Bereichen der Laminatschicht (70) angeordnet sind.

公开(公告)号：DE102020120139A1

公开(公告)日：2022-02-03

申请号：DE102020120139

申请日：2020-07-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  FROEHLER ULRICH ,  OTREMBA RALF ,  RIEGLER ANDREAS

IPC: H01L23/50 ,  H01L21/60

Abstract: Das Halbleiterbauelementpaket (100) umfasst eine Leiterplatte (10) mit einem ersten zentralen Bereich, einem zweiten lateralen Bereich und einem dritten lateralen Bereich, einen Halbleiterdie (20) mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche, ein erstes Kontaktpad (20A), das auf der ersten Hauptfläche angeordnet ist, und ein zweites Kontaktpad (20B), das auf der zweiten Hauptfläche angeordnet ist, wobei der Halbleiterdie (20) im ersten zentralen Bereich der Leiterplatte (10) angeordnet ist, eine erste metallische Seitenwand (30) des Halbleiterbauelementpakets, die in dem zweiten lateralen Bereich der gedruckten Leiterplatte (10) angeordnet ist, eine zweite metallische Seitenwand (40) des Halbleiterbauelement-pakets, die in dem dritten lateralen Bereich der gedruckten Leiterplatte (10) angeordnet ist, wobei mindestens eine von der ersten metallischen Seitenwand (30) und der zweiten metallischen Seitenwand (40) elektrisch mit einem von dem ersten Kontaktpad (20A) oder dem zweiten Kontaktpad (20B) des Halbleiterdies (20) verbunden ist.

公开(公告)号：DE102021101747A1

公开(公告)日：2021-07-29

申请号：DE102021101747

申请日：2021-01-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： CHO EUNG SAN ,  NAEVE TOMASZ ,  PALM PETTERI

IPC: H01L23/34 ,  H01L21/56 ,  H01L21/60 ,  H01L23/28 ,  H01L23/48 ,  H01L25/07

Abstract: Hierin beschriebene Halbleiter-Packages enthalten einen thermischen Kondensator, der so ausgelegt ist, dass er transiente Wärmeimpulse von einem Leistungshalbleiterchip absorbiert und anschließend die transienten Wärmeimpulse an eine Umgebung abgibt, und/oder ein Merkmal eines ausgesparten Pads. Entsprechende Verfahren zur Herstellung werden ebenfalls beschrieben.

公开(公告)号：DE102020126647A1

公开(公告)日：2021-04-29

申请号：DE102020126647

申请日：2020-10-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  BENISEK MARTIN ,  CHEN LIU ,  DAECHE FRANK ,  MAERZ JOSEF

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/42 ,  H05K1/02 ,  H05K3/30

Abstract: Eine Leistungselektronikeinheit umfasst eine Leiterplatte mit Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind, und ein Leistungsbauteil, das in die Leiterplatte eingebettet ist. Eine erste Metallschicht stellt elektrische Kontakte an einer ersten Seite der Leiterplatte bereit. Eine zweite Metallschicht stellt einen thermischen Kontakt auf einer zweiten Seite der Leiterplatte bereit. Eine dritte Metallschicht ist zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert, dass sie einen von dem Leistungsbauteil geschalteten Laststrom verteilt. Eine vierte Metallschicht ist zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als primärer Wärmeleitungspfad für Wärme konfiguriert, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird. Eine erste elektrisch isolierende Schicht trennt die vierte Metallschicht von der zweiten Metallschicht, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit ihr verbunden ist.