中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

25 records (took 0.024 seconds)

    Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung
    13.
    发明专利
    Vereinzelung von Halbleiter-Dies mit Kontaktmetallisierung durch elektroerosive Bearbeitung 未知

    公开(公告)号：DE102015100491B4

    公开(公告)日：2017-04-06

    申请号：DE102015100491

    申请日：2015-01-14

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ROESNER MICHAEL ,  STRANZL GUDRUN ,  SCHNEEGANS MANFRED

    IPC: H01L21/60 ,  H01L21/301 ,  H01L21/306

    Abstract: Verfahren zum Trennen von einzelnen Dies eines Halbleiter-Wafers, wobei das Verfahren umfasst: Ausbilden einer Metallschicht auf einer ersten Oberfläche des Halbleiter-Wafers, wobei der Halbleiter-Wafer eine Mehrzahl von Dies umfasst; Trennen der Mehrzahl von Dies voneinander; und elektroerosives Bearbeiten der Metallschicht in einzelne Segmente, von denen jedes auf einem der Dies befestigt bleibt, wobei das elektroerosive Bearbeiten der Metallschicht in einzelne Segmente umfasst: Anordnen wenigstens einer Elektrode über einem Bereich der Metallschicht zwischen benachbarten Dies; und Anlegen von Hochspannungs-Hochfrequenzimpulsen an die wenigstens eine Elektrode und die Metallschicht, welche ausreichen, um Metallionen von jedem Bereich der Metallschicht freizusetzen, welcher von der wenigstens einen Elektrode bedeckt ist.

    Verfahren zum Vereinzeln eines Wafers
    14.
    发明专利
    Verfahren zum Vereinzeln eines Wafers 未知

    公开(公告)号：DE102016111325A1

    公开(公告)日：2016-12-29

    申请号：DE102016111325

    申请日：2016-06-21

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ROTHMALER RUDOLF ,  STRANZL GUDRUN ,  ORTNER JOERG ,  ROESNER MICHAEL

    IPC: H01L21/3065 ,  H01L21/301 ,  H01L21/308 ,  H01L21/78 ,  H01L23/544

    Abstract: Ein Verfahren zum Vereinzeln eines Wafers umfasst ein Bereitstellen eines Wafers und ein Ätzen des Wafers, um Chips zwischen Sägerahmenliniensegmenten, die innerhalb einer inneren Region des Wafers definiert sind, zu vereinzeln, und um eine Mehrzahl von Waferrandbereichen zwischen den Sägerahmenliniensegmenten und einem Umfangsrand des Wafers zu vereinzeln. Jeder einzelne der Mehrzahl von Waferrandbereichen wird durch Sägerahmenlinien vereinzelt, die sich jeweils zwischen einem von zwei Endpunkten von einem von den Sägerahmenliniensegmenten und dem Umfangsrand des Wafers erstrecken.

    Verfahren zur gleichzeigen Strukturierung und Chip-Vereinzelung
    15.
    发明专利
    Verfahren zur gleichzeigen Strukturierung und Chip-Vereinzelung 未知

    公开(公告)号：DE102015200629A1

    公开(公告)日：2015-08-27

    申请号：DE102015200629

    申请日：2015-01-16

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： GRILLE THOMAS ,  HEDENIG URSULA ,  RÖSNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

    IPC: H01L21/301 ,  B81C1/00 ,  H01L21/58

    Abstract: Ein Verfahren zur Strukturierung eines Substrats und ein strukturiertes Substrat werden geoffenbart. In einer Ausführungsform umfasst ein Verfahren: Vorsehen eines Substrats mit einer ersten Hauptfläche und einer zweiten Hauptfläche, wobei das Substrat an einer Trägeranordnung an der zweiten Hauptfläche fixiert ist; Vornehmen eines Fotolithografieschritts an der ersten Hauptfläche des Substrats, um eine Mehrzahl von Stellen auf der ersten Hauptfläche zu markieren, wobei die Mehrzahl von Stellen zukünftigen Perforationsstrukturen und zukünftigen Einschnittgebieten für eine Mehrzahl von zukünftigen einzelnen Halbleiterchips entspricht, die aus dem Substrat zu erhalten sind; und Plasmaätzen des Substrats an der Mehrzahl von Stellen, bis die Trägeranordnung erreicht wird, wodurch die Perforationsstrukturen innerhalb der Mehrzahl von einzelnen Halbleiterchips erzeugt werden, und gleichzeitiges Trennen der einzelnen Halbleiterchips entlang der Einschnittgebiete

    Verfahren zum Vereinzeln eines Wafers, Wafer umfassend eine Mehrzahl von vereinzelten Chips sowie zugehörige Lithographiemasken
    17.
    发明专利
    Verfahren zum Vereinzeln eines Wafers, Wafer umfassend eine Mehrzahl von vereinzelten Chips sowie zugehörige Lithographiemasken 未知

    公开(公告)号：DE102016111325B4

    公开(公告)日：2018-07-26

    申请号：DE102016111325

    申请日：2016-06-21

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ORTNER JOERG ,  ROESNER MICHAEL ,  ROTHMALER RUDOLF ,  STRANZL GUDRUN

    IPC: H01L21/3065 ,  H01L21/301 ,  H01L21/308 ,  H01L21/78 ,  H01L23/544

    Abstract: Verfahren (1000) zum Vereinzeln eines Wafers, umfassend:Bereitstellen (1200) eines Wafers (102); undÄtzen (1400) des Wafers (102), um Chips (128) zwischen Sägerahmenliniensegmenten (202, 204), die innerhalb einer inneren Region (210) des Wafers definiert sind, zu vereinzeln, und um eine Mehrzahl von Waferrandbereichen (130) zwischen den Sägerahmenliniensegmenten (202, 204) und einem Umfangsrand (112) des Wafers (102) zu vereinzeln, wobei jeder einzelne der Mehrzahl von Waferrandbereichen (130) durch Sägerahmenlinien (220) vereinzelt wird, die sich jeweils zwischen einem von zwei Endpunkten (216, 218) von einem der Sägerahmenliniensegmente (202, 204) und dem Umfangsrand (112) des Wafers (102) erstrecken,wobei die Sägerahmenliniensegmente N parallele Sägerahmenliniensegmente (202, 204) umfassen, wobei N eine Ganzzahl ist, die gleich oder größer als 3 ist, wobei ein oder mehrere der Mehrzahl von Waferrandbereichen (130) durch die Sägerahmenlinien (220) vereinzelt werden, die sich jeweils zwischen dem einen von den zwei Endpunkten (216, 218) jedes M. Sägerahmenliniensegments und dem Umfangsrand (112) des Wafers (102) erstrecken, und wobei M eine Ganzzahl ist, die gleich oder größer als 2 und gleich oder kleiner als N ist.

    PLASMA-ZERTEILEN VON SILIZIUMCARBID
    18.
    发明专利
    PLASMA-ZERTEILEN VON SILIZIUMCARBID 未知

    公开(公告)号：DE102017112644A1

    公开(公告)日：2017-12-14

    申请号：DE102017112644

    申请日：2017-06-08

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： RÖSNER MICHAEL ,  ENGELHARDT MANFRED ,  STRANZL GUDRUN

    IPC: H01L21/301 ,  H01L21/3065

    Abstract: Ein Verfahren zum Ausbilden einer Halbleitervorrichtung umfasst ein Ausbilden eines aktiven Gebiets in einer ersten Seite eines Siliziumcarbidsubstrats, wobei das Siliziumcarbidsubstrat eine zweite, der ersten Seite gegenüberliegende Seite aufweist, und ein Ausbilden eines Kontaktpads an der ersten Seite. Das Kontaktpad ist mit dem aktiven Gebiet gekoppelt. Ferner umfasst das Verfahren ein Ausbilden einer Ätzstoppschicht über dem Kontaktpad und ein Plasma-Zerteilen des Siliziumcarbidsubstrats von der zweiten Seite aus. Das Plasma-Zerteilen ätzt durch das Siliziumcarbidsubstrat und stoppt auf der Ätzstoppschicht. Das zerteilte Siliziumcarbidsubstrat wird durch die Ätzstoppschicht zusammengehalten. Das zerteilte Siliziumcarbidsubstrat wird auf einem Träger angebracht. Das zerteilte Siliziumcarbidsubstrat wird durch Spalten der Ätzstoppschicht in Siliziumcarbid-Dies getrennt.

    HALBLEITERSUBSTRAT UND VERFAHREN ZU DESSEN HERSTELLUNG
    19.
    发明专利
    HALBLEITERSUBSTRAT UND VERFAHREN ZU DESSEN HERSTELLUNG 未知

    公开(公告)号：DE102016107301A1

    公开(公告)日：2016-11-03

    申请号：DE102016107301

    申请日：2016-04-20

    Applicant: INFINEON TECHNOLOGIES AG

    Inventor： ENGELHARDT MANFRED ,  ROESNER MICHAEL ,  STRANZL GUDRUN ,  ZGAGA MARTIN

    IPC: H01L23/544 ,  B81B7/02 ,  B81C1/00 ,  H01L21/301 ,  H01L21/3065

    Abstract: Die Beschreibung offenbart ein Verfahren zur Verwendung bei der Herstellung von Halbleitergerät-Chips. Das Verfahren umfasst das Bereitstellen eines Wafers mit einer Vielzahl von Halbleitergeräten, die jeweils in einem separaten Aktivbereich vorgesehen sind, und für jeden Aktivbereich, außerhalb des Aktivbereichs, das Bereitstellen eines Codemusters, das dem Halbleitergerät zugeordnet ist. Ein computerlesbares Medium ist ebenfalls offenbart. Ferner ist auch eine Herstellungsvorrichtung offenbart, die derart konfiguriert ist, dass sie einen Wafer in Empfang nimmt und Material von dem Wafer entfernt, um so eine Trennlinie am Wafer zu bilden, welche als Graben zur Verwendung beim Zerteilen des Wafers zu Dies verwendet wird. Die Beschreibung offenbart auch einen Wafer, ein Die-Substrat eines Halbleitergerät-Chips, das von einem Ursprungswafer stammt und ein Halbleitergerät enthält, sowie einen Halbleitergerät-Chip.

Patent Agency Ranking