公开(公告)号：WO2004059393A2

公开(公告)日：2004-07-15

申请号：PCT/EP0314460

申请日：2003-12-18

Applicant: INFINEON TECHNOLOGIES AG ,  KROENINGER WERNER ,  SCHNEEGANS MANFRED

Inventor： KROENINGER WERNER ,  SCHNEEGANS MANFRED

IPC: G03F7/16 ,  G03F7/32 ,  G03F7/34

CPC classification number: G03F7/32 ,  G03F7/16 ,  G03F7/161 ,  G03F7/34

Abstract: The invention relates to a method wherein a resist layer (12) is applied to a base layer (24). The resist layer (12) is made of an adhesive material, the adhesive force thereof either reducing or increasing during radiation. Removal of residue of the resist layer (12) is made easier due to said method.

Abstract translation: 是，除其他外，一种方法，其中基材层（24）上，形成抗蚀剂层中所述（12）被施加。 抗蚀剂层（12）由粘合材料，其粘合力通过照射减少或增加的。 特别是，抗蚀剂层（12）的残基的释放是通过这种方法促进。

公开(公告)号：WO03035541A3

公开(公告)日：2003-08-14

申请号：PCT/DE0203830

申请日：2002-10-11

Applicant: INFINEON TECHNOLOGIES AG ,  SCHNEEGANS MANFRED ,  PIETSCHMANN FRANK

Inventor： SCHNEEGANS MANFRED ,  PIETSCHMANN FRANK

IPC: G01R31/26 ,  G01R1/067 ,  G01R3/00 ,  H01L21/66

CPC classification number: G01R1/06761 ,  G01R1/06738 ,  G01R3/00

Abstract: The invention relates to a probe needle for testing semiconductor chips, one end of said probe needle being fixed in a holding element and the free end thereof comprising a contact tip. The invention also relates to a method for producing a probe needle for testing semiconductor chips, said method comprising a plurality of treatment steps for forming the probe needle. The aim of the invention is to increase the service life of probe needles. To this end, the probe needle is provided - at least on the surface of the contact tip - with a layer consisting of a chemically inert, electroconductive material which is hard in relation to the material of contact surfaces of the semiconductor chips.

Abstract translation: 本发明涉及一种探针用于测试半导体芯片，它设在一个在支架的一端固定，并具有在其自由端处的接触尖端和制造探针针的具有多个处理步骤用于形成探针位于半导体芯片的测试的方法， 客观上增加探针的使用寿命。 这得以实现，所述探针被设置，至少一个化学惰性导电和硬相对于半导体芯片材料的接触面的材料的层接触尖端的表面上。

公开(公告)号：DE102017113515B4

公开(公告)日：2019-01-24

申请号：DE102017113515

申请日：2017-06-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROGALLI MICHAEL ,  LEHNERT WOLFGANG ,  MATOY KURT ,  SCHNEEGANS MANFRED ,  NAPETSCHNIG EVELYN ,  WEIDGANS BERNHARD ,  GATTERBAUER JOHANN

IPC: C23C16/455 ,  C23C16/40

Abstract: Ein Verfahren zum Bilden einer Aluminiumoxidschicht ist bereitgestellt, wobei das Verfahren Folgendes beinhaltet: Bereitstellen einer Metalloberfläche, die wenigstens ein Metall aus einer Gruppe von Metallen beinhaltet, wobei die Gruppe Kupfer, Aluminium, Palladium, Nickel, Silber und Legierungen von diesen beinhaltet, und Abscheiden einer Aluminiumoxidschicht auf der Metalloberfläche durch Atomlagenabscheidung, wobei eine maximale Verarbeitungstemperatur während der Abscheidung 280°C beträgt, so dass die Aluminiumoxidschicht mit einer Oberfläche gebildet wird, die einen Flüssiglotkontaktwinkel von weniger als 40° aufweist.

公开(公告)号：DE102014103293A1

公开(公告)日：2014-09-18

申请号：DE102014103293

申请日：2014-03-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FOERSTER JÜRGEN ,  SCHNEEGANS MANFRED

IPC: H01L21/28 ,  H01L23/482

Abstract: Eine Halbleitervorrichtung (110) kann eine Sperrschicht (112), eine über der Sperrschicht (112) angeordnete Haftschicht (114) und eine über der Haftschicht (114) angeordnete Metallisierungsschicht (116) enthalten, wobei die Metallisierungsschicht (116) ein Teil einer abschließenden Metallisierungsebene der Halbleitervorrichtung (110) ist.

公开(公告)号：DE102013114059A1

公开(公告)日：2014-06-18

申请号：DE102013114059

申请日：2013-12-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  NIKITIN IVAN

IPC: H01L23/28 ,  H01L21/304 ,  H01L21/56 ,  H01L21/78

Abstract: Ein Halbleiterbauelement enthält einen Halbleiter-Chip, der eine erste Hauptoberfläche und eine zweite Hauptoberfläche umfasst, wobei die zweite Hauptoberfläche die Rückseite des Halbleiter-Chips ist. Weiterhin umfasst das Halbleiterbauelement eine elektrisch leitfähige Schicht, insbesondere eine elektrisch leitfähige Schicht, die auf einem ersten Gebiet der zweiten Hauptoberfläche des Halbleiter-Chips angeordnet ist. Weiterhin umfasst das Halbleiterbauelement eine Polymerstruktur, die auf einem zweiten Gebiet der zweiten Hauptoberfläche des Halbleiter-Chips angeordnet ist, wobei das zweite Gebiet ein Randgebiet der zweiten Hauptoberfläche des Halbleiter-Chips ist und das erste Gebiet dem zweiten Gebiet benachbart ist.

公开(公告)号：DE102008048424A1

公开(公告)日：2009-05-20

申请号：DE102008048424

申请日：2008-09-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  TORWESTEN HOLGER

IPC: H01L23/52 ,  H01L21/768

公开(公告)号：DE102008045747A1

公开(公告)日：2009-04-16

申请号：DE102008045747

申请日：2008-09-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  KROENINGER WERNER

IPC: H01L21/78 ,  H01L21/301 ,  H01L21/68

Abstract: A method of making an integrated circuit includes providing a semiconductor wafer having a first surface and a second surface opposite the first surface, at least one of the first surface and the second surface including a metallization layer deposited onto the surface. The method additionally includes forming a first trench in the semiconductor wafer extending from one of the first surface and the second surface toward an other of the first surface and the second surface. The method further includes sawing a second trench in the other surface until the second trench communicates with the first trench, thus singulating the integrated circuit from the semiconductor wafer.

公开(公告)号：DE102004036140A1

公开(公告)日：2006-03-23

申请号：DE102004036140

申请日：2004-07-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： NELLE PETER ,  HOFMANN RENATE ,  BUSCH JOERG ,  EDTMAIR ALFRED ,  SCHNEEGANS MANFRED ,  STECHER MATTHIAS

IPC: H01L23/48 ,  H01L23/28 ,  H01L23/52

公开(公告)号：DE10355508A1

公开(公告)日：2005-07-07

申请号：DE10355508

申请日：2003-11-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  SGOURIDIS SOKRATIS ,  MUELLER DIRK

IPC: H01L21/60 ,  H01L23/00 ,  H01L23/485 ,  H01L23/525 ,  H01L23/48

Abstract: The invention relates to an ultrathin semiconductor circuit having contact bumps and to a corresponding production method. The semiconductor circuit includes a bump supporting layer having a supporting layer thickness and having a supporting layer opening for uncovering a contact layer element being formed on the surface of a semiconductor circuit. An electrode layer is situated on the surface of the contact layer element within the opening of the bump supporting layer, on which electrode layer is formed a bump metallization for realizing the contact bump. On account of the bump supporting layer, a thickness of the semiconductor circuit can be thinned to well below 300 micrometers, with the wafer reliably being prevented from breaking. Furthermore, the moisture barrier properties of the semiconductor circuit are thereby improved.

公开(公告)号：DE10121556A1

公开(公告)日：2002-11-14

申请号：DE10121556

申请日：2001-05-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEEGANS MANFRED ,  ROGALLI MICHAEL

IPC: C09J7/02 ,  B24B7/22 ,  B24B41/06 ,  C09J11/06 ,  C09J133/00 ,  C09J163/00 ,  C09J167/00 ,  C09J171/00 ,  C09J175/04 ,  H01L20060101 ,  H01L21/00 ,  H01L21/30 ,  H01L21/302 ,  H01L21/304 ,  H01L21/461 ,  H01L21/58 ,  H01L21/68 ,  H01L21/78

Abstract: The invention relates to a method for grinding the back sides of wafers using foils having a carrier layer known per se and a gradually polymerizable adhesive layer. The invention also relates to foils having said gradually polymerizable adhesive layer and to their utilization.