公开(公告)号：DE112017002044T5

公开(公告)日：2019-01-10

申请号：DE112017002044

申请日：2017-05-30

Applicant: INTEL CORP

Inventor： SCARLATA VINCENT R ,  MCKEEN FRANCIS X ,  ROZAS CARLOS V ,  JOHNSON SIMON P ,  ZHANG BO ,  BEANEY JAMES D ,  ZMIJEWSKI PIOTR ,  SMITH WESLEY HAMILTON ,  CABRE EDUARDO ,  SAVAGAONKAR UDAY R

IPC: G06F21/62 ,  G06F21/50 ,  G06F21/60 ,  H04L9/30

Abstract: Ausführungsformen enthalten Systeme, Verfahren, computerlesbare Medien und Vorrichtungen, die konfiguriert sind, für einen ersten Prozessor einer Plattform einen Plattform-Root-Schlüssel zu generieren; eine Datenstruktur zum Einkapseln des Plattform-Root-Schlüssels zu erstellen, wobei die Datenstruktur einen Plattformbereitstellungsschlüssel und eine Identifizierung eines Registrierungsdienstes umfasst; und auf einer sicheren Verbindung die Datenstruktur zum Registrierungsdienst zu senden, um den Plattform-Root-Schlüssel für den ersten Prozessor der Plattform zu registrieren. Ausführungsformen enthalten Systeme, Verfahren, computerlesbare Medien und Vorrichtungen, die konfiguriert sind, ein Vorrichtungszertifikat zu speichern, das von einer Schlüsselgenerierungseinrichtung empfangen wird; ein Verzeichnis von einer Plattform zu empfangen, wobei das Verzeichnis eine Identifizierung eines Prozessors umfasst, der mit der Plattform verknüpft ist; und den Prozessor unter Verwendung eines gespeicherten Vorrichtungszertifikats zu validieren.

公开(公告)号：DE112013004841T5

公开(公告)日：2015-06-18

申请号：DE112013004841

申请日：2013-06-27

Applicant: INTEL CORP

Inventor： DEWAN PRASHANT ,  SAVAGAONKAR UDAY R ,  DURHAM DAVID M ,  MARTIN JASON ,  GOLDSMITH MICHAEL ,  SAHITA RAVI ,  MCKEEN FRANCIS X ,  VEMBU BALAJI ,  SCOTT JANUS ,  KANG XIAOZHU ,  GREWAL KARANVIR S ,  CHHABRA SIDDHARTHA ,  TRIVEDI ALPA T NARENDRA ,  SCHMITZ PAUL S ,  ROZAS CARLOS V ,  STRONGIN GEOFFREY S

IPC: G06F21/50

Abstract: Bei einigen Ausführungsformen kann eine geschützte Ausführungsumgebung für eine Grafikverarbeitungseinheit definiert sein. Dieses Framework schützt die Arbeitslasten nicht nur vor Malware, die auf der Grafikverarbeitungseinheit läuft, sondern schützt diese Arbeitslasten auch vor Malware, die auf der zentralen Verarbeitungseinheit läuft. Des Weiteren kann das vertrauenswürdige Framework den Nachweis einer sicheren Ausführung durch Messen der Code- und Datenstrukturen vereinfachen, die verwendet werden, um die Arbeitslast auszuführen. Falls ein Teil der gesicherten Rechnerbasis dieses Frameworks oder der geschützten Ausführungsumgebung gefährdet ist, kann bei einigen Ausführungsformen dieser Teil von fern korrigiert werden und kann die Fehlerkorrektur von fern durch eine Bestätigung nachgewiesen werden.

公开(公告)号：GB2518796A

公开(公告)日：2015-04-01

申请号：GB201501444

申请日：2013-06-13

Applicant: INTEL CORP

Inventor： CHHABRA SIDDHARTHA ,  SAVAGAONKAR UDAY R ,  DURHAM DAVID M ,  COORAY NIRANJAN L ,  LONG MEN ,  ROZAS CARLOS V ,  TRIVEDI ALPA T NARENDRA

IPC: G06F12/14 ,  G06F21/71

Abstract: A processor includes a memory encryption engine that provides replay and confidentiality protections to a memory region. The memory encryption engine performs low-overhead parallelized tree walks along a counter tree structure. The memory encryption engine upon receiving an incoming read request for the protected memory region, performs a dependency check operation to identify dependency between the incoming read request and an in-process request and to remove the dependency when the in-process request is a read request that is not currently suspended.

公开(公告)号：DE102014004563A1

公开(公告)日：2014-10-02

申请号：DE102014004563

申请日：2014-03-28

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  BERENZON ALEX ,  IVANOV ANTON ,  MCKEEN FRANCIS X ,  ALEXANDROVICH ILYA ,  GOLDSMITH MICHAEL ,  JOHNSON SIMON P ,  NEIGER GILBERT ,  ANATI ITTAI ,  HUNTLEY BARRY E ,  LESLIE-HURD REBEKAH M ,  RAPPOPORT RINAT ,  SHANBHOGUE VEDVYAS ,  SAVAGAONKAR UDAY R ,  SMITH WESLEY H ,  RODGERS SCOTT DION ,  SCARLATA VINCENT R ,  WOOD WILLIAM COLIN

IPC: G06F9/34

Abstract: Befehle und Logik zur Bereitstellung verbesserter Paging-Fähigkeiten für Secure Enclave-Seitencaches. Ausführungsformen beinhalten mehrere Hardware-Threads oder Prozessorkerne, einen Cache zum Speichern sicherer Daten für gemeinsame Seitenadressen, die einer Secure Enclave zugeordnet sind, und für die Hardware-Threads zugänglich sind. Eine Decode-Stufe dekodiert einen ersten Befehl, der besagte gemeinsame Seitenadresse als einen Operand festlegt, und Ausführungseinheiten markieren einen Eintrag entsprechend einer Enclave-Seitencache-Zuordnung für die gemeinsame Seitenadresse, um die Erstellung einer neuen Übersetzung für entweder besagten ersten oder zweiten Hardware-Thread für den Zugriff auf die gemeinsame Seite zu blockieren. Ein zweiter Befehl wird zur Ausführung dekodiert, wobei der zweite Befehl besagte Secure Enclave als einen Operand festlegt, und Ausführungseinheiten Hardware-Threads aufzeichnet, die gerade auf sichere Daten im Enclave-Seitencache entsprechend der Secure Enclave zugreifen, und die aufgezeichnete Anzahl an Hardware-Threads dekrementiert, wenn einer der Hardware-Threads die Secure Enclave verlässt.

公开(公告)号：EP3049992A4

公开(公告)日：2017-05-03

申请号：EP14849831

申请日：2014-09-16

Applicant: INTEL CORP

Inventor： CHHABRA SIDDHARTHA ,  SAVAGAONKAR UDAY R ,  GOLDSMITH MICHAEL A ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  NEIGER GILBERT ,  MAKARAM RAGHUNANDAN ,  ROZAS CARLOS V ,  SANTONI AMY L ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  ANATI ITTAI ,  ALEXANDROVICH ILYA

IPC: G06F21/79 ,  G06F12/14

CPC classification number: G06F12/1408 ,  G06F9/45558 ,  G06F12/0808 ,  G06F12/0897 ,  G06F12/1027 ,  G06F2009/45587 ,  G06F2212/1032 ,  G06F2212/1048 ,  G06F2212/152

Abstract: Secure memory repartitioning technologies are described. A processor includes a processor core and a memory controller coupled between the processor core and main memory. The main memory includes a memory range including a section of convertible pages that are convertible to secure pages or non-secure pages. The processor core, in response to a page conversion instruction, is to determine from the instruction a convertible page in the memory range to be converted and convert the convertible page to be at least one of a secure page or a non-secure page. The memory range may also include a hardware reserved section that is convertible in response to a section conversion instruction.

Abstract translation: 描述了安全内存重新分区技术。 处理器包括处理器核心和耦合在处理器核心与主存储器之间的存储器控​​制器。 主存储器包括一个存储器范围，包括一部分可转换页面可转换为安全页面或非安全页面。 响应于页面转换指令，处理器核心根据指令确定要转换的存储器范围中的可转换页面并将可转换页面转换为安全页面或非安全页面中的至少一个。 存储器范围还可以包括响应于区段转换指令而可转换的硬件保留区段。

公开(公告)号：EP3025268A4

公开(公告)日：2017-03-01

申请号：EP14829860

申请日：2014-07-15

Applicant: INTEL CORP

Inventor： SCARLATA VINCENT R ,  ROZAS CARLOS V ,  JOHNSON SIMON P ,  SAVAGAONKAR UDAY R ,  ANATI ITTAI ,  MCKEEN FRANCIS X ,  GOLDSMITH MICHAEL A

IPC: G06F21/00 ,  G06F9/06

CPC classification number: H04L9/3213 ,  G06F21/12 ,  G06F21/53 ,  H04L9/3263

Abstract: Embodiments of an invention for feature licensing in a secure processing environment are disclosed. In one embodiment, a processor includes an instruction unit and an execution unit. The instruction unit is to receive an instruction to initialize a secure enclave. The execution unit is to execute the instruction. Execution of the instruction includes determining whether a requested feature is licensed for use in the secure enclave.

Abstract translation: 公开了在安全处理环境中的特征许可的发明的实施例。 在一个实施例中，处理器包括指令单元和执行单元。 指令单元将接收初始化安全飞地的指令。 执行单元执行指令。 指令的执行包括确定请求的特征是否被许可用于安全飞地。

公开(公告)号：EP3198453A4

公开(公告)日：2018-04-25

申请号：EP15844284

申请日：2015-08-14

Applicant: INTEL CORP

Inventor： LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  ROZAS CARLOS V ,  ZMUDZINSKI KRYSTOF C

IPC: G06F12/14 ,  G06F21/53

CPC classification number: G06F12/1441 ,  G06F9/52 ,  G06F21/53 ,  G06F21/74 ,  G06F21/79

Abstract: Secure memory allocation technologies are described. A processor includes a processor core and a memory controller that is coupled between the processor core and main memory. The main memory comprises a protected region including secured pages. The processor, in response to a content copy instruction, is to initialize a target page in the protected region of an application address space. The processor, in response to the content copy instruction, is also to select content of a source page in the protected region to be copied. The processor, in response to the content copy instruction, is also to copy the selected content to the target page in the protected region of the application address space.

公开(公告)号：EP3025266A4

公开(公告)日：2017-03-01

申请号：EP14829313

申请日：2014-07-15

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ANATI ITTAI ,  GERZON GIDEON ,  GUERON SHAY ,  JOHNSON SIMON P ,  MCKEEN FRANCIS X ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R

IPC: G06F21/00 ,  G06F9/06

CPC classification number: H04L9/3239 ,  G06F12/1441 ,  G06F21/71 ,  G06F2221/2111

Abstract: Embodiments of an invention for measuring a secure enclave are disclosed. In one embodiment, a processor includes an instruction unit and an execution unit. The instruction unit is to receive a first, a second, and a third instruction. The execution unit is to execute the first, the second, and the third instruction. Execution of the first instruction includes initializing a measurement field in a control structure of a secure enclave with an initial value. Execution of the second instruction includes adding a region to the secure enclave. Execution of the third instruction includes measuring a subregion of the region.

Abstract translation: 公开了用于测量安全飞地的发明的实施例。 在一个实施例中，处理器包括指令单元和执行单元。 指令单元将接收第一，第二和第三指令。 执行单元执行第一条，第二条和第三条指令。 第一指令的执行包括用初始值初始化安全区域的控制结构中的测量字段。 第二条指令的执行包括向安全飞地增加一个区域。 第三条指令的执行包括测量该地区的一个子地区。

公开(公告)号：DE112017002260T5

公开(公告)日：2019-01-10

申请号：DE112017002260

申请日：2017-06-26

Applicant: INTEL CORP

Inventor： SCARLATA VINCENT R ,  MCKEEN FRANCIS X ,  ROZAS CARLOS V ,  JOHNSON SIMON P ,  ZHANG BO ,  VIJ MONA ,  BAKER BRANDON ,  KUMAR MOHAN J ,  MALLICK ASIT K ,  GENTRY MARK A ,  CHAKRABARTI SOMNATH

IPC: G06F21/60 ,  G06F21/62 ,  H04L9/08 ,  H04L29/06

Abstract: Hier beschriebene besondere Ausführungsformen sehen eine elektronische Vorrichtung vor, die dazu konfiguriert werden kann, Daten in einer sicheren Domäne in einem Cloud-Netzwerk zu speichern, Verschlüsselungsschlüssel zu erstellen, wobei jeder Verschlüsselungsschlüssel eine andere Art des Zugriffs auf die Daten ermöglichen soll, und die Verschlüsselungsschlüssel in einem Schlüsselspeicher einer sicheren Domäne in dem Cloud-Netzwerk zu speichern. In einem Beispiel ermöglicht jeder Verschlüsselungsschlüssel den Zugriff auf eine andere Version der Daten. In einem anderen Beispiel speichert eine Zähler-Engine den Speicherort jeder Version der Daten in dem Cloud-Netzwerk.

公开(公告)号：GB2522137B

公开(公告)日：2015-12-02

申请号：GB201505638

申请日：2015-04-01

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  WOOD WILLIAM COLIN ,  IVANOV ANTON

IPC: G06F12/08 ,  G06F9/30 ,  G06F12/10 ,  G06F21/62