公开(公告)号：JP2011023000A

公开(公告)日：2011-02-03

申请号：JP2010153857

申请日：2010-07-06

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： CHOBOTARO ARIE ,  RAPPOPORT RINAT ,  ANDERSON ANDREW V ,  CHAIKIN BARUCH

IPC: G06F12/10 ,  G06F9/46 ,  G06F12/08

CPC classification number: G06F9/45558 ,  G06F2009/45566 ,  G06F2009/45583

Abstract: PROBLEM TO BE SOLVED: To determine whether entries in a guest translation data structure have been modified by a virtual machine. SOLUTION: The determination is made based on metadata extracted from a shadow translation data structure maintained by a virtual machine monitor and attributes associated with entries in the shadow translation data structure. The method includes: synchronizing entries in the shadow translation data structure that correspond to the modified entries in the guest translation data structure with the modified entries in the guest translation data structure; and determining which entries to keep in the active entry list, based at least in part on attributes associated with corresponding entries in the shadow translation data structure identifying which of the plurality of processors owns each entry in the active entry list. COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：确定客人翻译数据结构中的条目是否已被虚拟机修改。 解决方案：基于从由虚拟机监视器维护的阴影翻译数据结构提取的元数据和与阴影翻译数据结构中的条目相关联的属性进行确定。 所述方法包括：使所述客体翻译数据结构中与所述修改的条目相对应的所述阴影翻译数据结构中的条目与所述客体翻译数据结构中的修改条目同步; 以及至少部分地基于与所述阴影翻译数据结构中的相应条目相关联的属性来确定要保留在所述活动条目列表中的条目，以识别所述多​​个处理器中的哪个处理器拥有所述活动条目列表中的每个条目。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2014203456A

公开(公告)日：2014-10-27

申请号：JP2014028162

申请日：2014-02-18

Applicant: インテル・コーポレーション ,  Intel Corp

Inventor： ROZAS CARLOS V ,  ILYA ALEXANDROVICH ,  ITTAI ANATI ,  ALEX BERENZON ,  MICHAEL A GOLDSMITH ,  BARRY E HUNTLEY ,  ANTON IVANOV ,  SIMON P JOHNSON ,  LESLIE-HURD REBEKAH M ,  FRANCIS X MCKEEN ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION ,  UDAY R SAVAGAONKAR ,  VINCENT R SCARLATA ,  VEDVYAS SHANBHOGUE ,  WESLEY H SMITH ,  WILLIAM COLIN WOOD

IPC: G06F12/14 ,  G06F12/10 ,  G06F21/62

CPC classification number: G06F12/0875 ,  G06F12/0808 ,  G06F12/1027 ,  G06F2212/1016 ,  G06F2212/402

Abstract: 【課題】セキュアエンクレーブページキャッシュの進歩したページング能力を提供する。【解決手段】複数のハードウェアスレッドまたは処理コアと、ハードウェアスレッドによってアクセス可能な、セキュアエンクレーブに割り当てられた共有ページアドレスに対するセキュアデータを保存するキャッシュとを含む。復号段階は、共有ページアドレスをオペランドとして指定する第1の命令を復号し、実行ユニットは、共有ページアドレスに対するエンクレーブページキャッシュマッピングに対応するエントリをマーク付けして、前記ハードウェアスレッドのいずれかが共有ページにアクセスする新たな変換の生成をブロックする。第2の命令が復号され、セキュアエンクレーブに対応するエンクレーブページキャッシュ内のセキュアデータに現在アクセス中のハードウェアスレッドを記録し、セキュアエンクレーブから出る時、記録されたハードウェアスレッドの数を減らす。【選択図】図1A

Abstract translation: 要解决的问题：为安全的飞地页面缓存提供高级寻呼功能。解决方案：实施例包括多个硬件线程或处理核心，用于存储分配给硬件线程可访问的安全空间的共享页面地址的安全数据的缓存。 解码级将指定共享页地址的第一指令解码为操作数，并且执行单元标记对应于共享页地址的飞地页高速缓存映射的条目，以阻止任何一个硬件线程的新转换的创建以访问 共享页面。 第二条指令被解码; 当前正在访问对应于安全飞地的飞地页面缓存中的安全数据的硬件线程被记录下来; 并且当退出安全飞地时，记录的硬件线程数减少。

公开(公告)号：DE102014004563A1

公开(公告)日：2014-10-02

申请号：DE102014004563

申请日：2014-03-28

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  BERENZON ALEX ,  IVANOV ANTON ,  MCKEEN FRANCIS X ,  ALEXANDROVICH ILYA ,  GOLDSMITH MICHAEL ,  JOHNSON SIMON P ,  NEIGER GILBERT ,  ANATI ITTAI ,  HUNTLEY BARRY E ,  LESLIE-HURD REBEKAH M ,  RAPPOPORT RINAT ,  SHANBHOGUE VEDVYAS ,  SAVAGAONKAR UDAY R ,  SMITH WESLEY H ,  RODGERS SCOTT DION ,  SCARLATA VINCENT R ,  WOOD WILLIAM COLIN

IPC: G06F9/34

Abstract: Befehle und Logik zur Bereitstellung verbesserter Paging-Fähigkeiten für Secure Enclave-Seitencaches. Ausführungsformen beinhalten mehrere Hardware-Threads oder Prozessorkerne, einen Cache zum Speichern sicherer Daten für gemeinsame Seitenadressen, die einer Secure Enclave zugeordnet sind, und für die Hardware-Threads zugänglich sind. Eine Decode-Stufe dekodiert einen ersten Befehl, der besagte gemeinsame Seitenadresse als einen Operand festlegt, und Ausführungseinheiten markieren einen Eintrag entsprechend einer Enclave-Seitencache-Zuordnung für die gemeinsame Seitenadresse, um die Erstellung einer neuen Übersetzung für entweder besagten ersten oder zweiten Hardware-Thread für den Zugriff auf die gemeinsame Seite zu blockieren. Ein zweiter Befehl wird zur Ausführung dekodiert, wobei der zweite Befehl besagte Secure Enclave als einen Operand festlegt, und Ausführungseinheiten Hardware-Threads aufzeichnet, die gerade auf sichere Daten im Enclave-Seitencache entsprechend der Secure Enclave zugreifen, und die aufgezeichnete Anzahl an Hardware-Threads dekrementiert, wenn einer der Hardware-Threads die Secure Enclave verlässt.

公开(公告)号：WO2007114894A8

公开(公告)日：2008-04-17

申请号：PCT/US2007008006

申请日：2007-03-30

Applicant: INTEL CORP ,  JACKSON JEFF ,  RAPPOPORT RINAT ,  GOFMAN SERGEI ,  KINNEY MICHAEL D

Inventor： JACKSON JEFF ,  RAPPOPORT RINAT ,  GOFMAN SERGEI ,  KINNEY MICHAEL D

IPC: G06F9/46

CPC classification number: H04L67/08 ,  G06F9/545 ,  G06F13/105

Abstract: An embodiment of the present invention is a technique to process an input/output (I/O) transaction. An emulated device driver in a guest partition interacts with a virtual machine (VM) manager in processing an input/output (I/O) transaction on behalf of an application via an operating system (OS). The I/O transaction is between the application and a device. A device emulator in a service partition communicatively coupled to the emulated device driver interacts with the VM manager in processing the I/O transaction on behalf of a device specific driver via the OS. The device specific driver interfaces to the device.

Abstract translation: 本发明的实施例是处理输入/输出（I / O）事务的技术。 客户分区中的仿真设备驱动程序通过操作系统（OS）代表应用程序处理输入/输出（I / O）事务，与虚拟机（VM）管理器交互。 I / O事务处于应用程序和设备之间。 通信地耦合到仿真设备驱动程序的服务分区中的设备仿真程序经由OS代表设备特定驱动程序与VM管理程序交互以处理I / O事务。 设备专用驱动程序与设备连接。

公开(公告)号：WO2007114894A2

公开(公告)日：2007-10-11

申请号：PCT/US2007008006

申请日：2007-03-30

Applicant: INTEL CORP ,  JACKSON JEFF ,  RAPPOPORT RINAT ,  GOFMAN SERGEI ,  KINNEY MICHAEL D

Inventor： JACKSON JEFF ,  RAPPOPORT RINAT ,  GOFMAN SERGEI ,  KINNEY MICHAEL D

CPC classification number: H04L67/08 ,  G06F9/545 ,  G06F13/105

Abstract: An embodiment of the present invention is a technique to process an input/output (I/O) transaction. An emulated device driver in a guest partition interacts with a virtual machine (VM) manager in processing an input/output (I/O) transaction on behalf of an application via an operating system (OS). The I/O transaction is between the application and a device. A device emulator in a service partition communicatively coupled to the emulated device driver interacts with the VM manager in processing the I/O transaction on behalf of a device specific driver via the OS. The device specific driver interfaces to the device.

Abstract translation: 本发明的一个实施例是一种处理输入/输出（I / O）交易的技术。 访客分区中的模拟设备驱动程序与虚拟机（VM）管理器通过操作系统（OS）代表应用程序处理输入/输出（I / O）事务交互。 I / O事务处于应用程序和设备之间。 通信地耦合到仿真设备驱动器的服务分区中的设备仿真器通过操作系统代表设备特定驱动器来处理I / O事务与VM管理器交互。 设备特定的驱动程序与设备的接口。

公开(公告)号：GB2515611A

公开(公告)日：2014-12-31

申请号：GB201405732

申请日：2014-03-31

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  IVANOV ANTON ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  WOOD WILLIAM COLIN

IPC: G06F12/14 ,  G06F9/30 ,  G06F12/10 ,  G06F21/62

Abstract: A processor has multiple hardware threads and an enclave page cache. The processor has a first instruction to prevent new address translations being created. This instruction takes the address of a page in a secure enclave as a as a parameter. It prevents new entries being made in a translation look-aside buffer for that page. The processor has a second instruction to record the threads accessing an enclave. This instruction specifies the enclave identifier as a parameter and records the number of hardware threads accessing the enclave. The number is decremented whenever a thread exits the enclave. The processor has a third instruction to evict a page from an enclave page cache. The instruction takes the page address to evict as a parameter. It writes the page back to memory if the number of threads accessing the enclave is zero.

公开(公告)号：GB2514236A

公开(公告)日：2014-11-19

申请号：GB201404549

申请日：2014-03-14

Applicant: INTEL CORP

Inventor： WEISSMANN ELIERZER ,  RAPPOPORT RINAT ,  MISHAELI MICHAEL ,  SHAFI HISHAM ,  LENZ ORON ,  BRANDT JASON W ,  FISCHER STEPHEN A ,  TOLL BRET L ,  SODHI INDER M ,  NAVEH ALON ,  SPRINIVASA GANAPATI ,  CHOUBAL ASHISH ,  HAHN SCOTT D ,  KOUFATY DAVID A ,  FENGER RUSSEL J ,  KHANNA GAURAV ,  GORBATOV EUGENE ,  NAIK MISHALI ,  HERDRICH ANDREW J ,  PRABHAKARAN ABIRAMI ,  JAHAGIRDAR SANJEEV ,  BRETT PAUL ,  NARVAEZ PAOLO ,  HENROID ANDREW D ,  SUBBAREDDY DHEERAJ R

IPC: G06F9/50 ,  G06F1/32

Abstract: A heterogeneous processor comprises a first physical core having a first instruction set and a first power consumption level, to execute a thread at a first performance level, and a second physical core having a second instruction set and a second power consumption level, to execute a thread at a second performance level. A virtual-to-physical mapping circuit is coupled to the first and second physical cores. The first physical core is mapped to a system firmware interface via a virtual core, and the second physical core is hidden from the system firmware interface. A single physical core may act as a bootstrap processor. The first physical core may act as the bootstrap processor and this may initialize the second physical core. In another embodiment there is a set of one or more small physical cores and at least one large processor core. Two or more small physical cores are exposed to a system firmware interface and the large physical core is hidden from the system firmware interface.

公开(公告)号：GB2522137B

公开(公告)日：2015-12-02

申请号：GB201505638

申请日：2015-04-01

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  WOOD WILLIAM COLIN ,  IVANOV ANTON

IPC: G06F12/08 ,  G06F9/30 ,  G06F12/10 ,  G06F21/62

公开(公告)号：GB2522137A

公开(公告)日：2015-07-15

申请号：GB201505638

申请日：2015-04-01

Applicant: INTEL CORP

Inventor： ROZAS CARLOS V ,  ALEXANDROVICH ILYA ,  ANATI ITTAI ,  BERENZON ALEX ,  GOLDSMITH MICHAEL A ,  HUNTLEY BARRY E ,  JOHNSON SIMON P ,  LESLIE-HURD REBEKAH M ,  MCKEEN FRANCIS X ,  NEIGER GILBERT ,  RAPPOPORT RINAT ,  RODGERS SCOTT DION ,  SAVAGAONKAR UDAY R ,  SCARLATA VINCENT R ,  SHANBHOGUE VEDVYAS ,  SMITH WESLEY H ,  WOOD WILLIAM COLIN ,  IVANOV ANTON

IPC: G06F12/08 ,  G06F9/30 ,  G06F21/62

Abstract: A processor has an enclave page cache to cache data from a secure enclave. An instruction (ETRACK) causes it to record the number of hardware threads accessing the data in the cache corresponding to the secure enclave. This may be the threads, which are executing code in the secure enclave. When any of the threads exits the secure enclave, the number is decremented. A second instruction (EWB) may cause the data in the cache to be evicted and written back to main memory when the number reaches zero. A third instruction (EBLOCK) may prevent the creation of new address translation entries for the pages in the cache. The data may be encrypted, when written to main memory, and decrypted, when read from main memory.

公开(公告)号：EP2013726A4

公开(公告)日：2012-06-13

申请号：EP07774324

申请日：2007-03-30

Applicant: INTEL CORP INTEL

Inventor： JACKSON JEFF ,  RAPPOPORT RINAT ,  GOFMAN SERGEI ,  KINNEY MICHAEL D

IPC: G06F9/46 ,  G06F13/10

CPC classification number: H04L67/08 ,  G06F9/545 ,  G06F13/105