公开(公告)号：FR2990296A1

公开(公告)日：2013-11-08

申请号：FR1254061

申请日：2012-05-03

Applicant: ST MICROELECTRONICS SA

Inventor： JOBLOT SYLVAIN ,  BAR PIERRE

IPC: H01L23/52

Abstract: L'invention concerne une puce munie de vias traversants dans laquelle les vias sont constituée d'une ouverture à parois isolées revêtues d'un matériau conducteur (27) et remplie d'un matériau isolant facilement déformable (29), des éléments (32, 37) de liaison avec une autre puce étant disposés en regard du matériau isolant facilement déformable.

公开(公告)号：FR2976402A1

公开(公告)日：2012-12-14

申请号：FR1154916

申请日：2011-06-07

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOLBOT SYLVAIN ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L21/48 ,  H01L21/768 ,  H01L23/48

Abstract: Structure d'interconnexion électrique pour circuit intégré, comprenant au moins un substrat (1) ayant des première et deuxième faces (10, 11) opposées et comprenant au moins : - une cavité (2) ouverte vers ladite première face (10) définissant au moins une première région (12) située sous la cavité (2) et une deuxième région (13) d'épaisseur (E2) supérieure à celle (E1) de la première région (12) ; - une liaison électrique d'un premier type (3) traversant l'épaisseur (E1) de la première région (12) et débouchant sur la deuxième face (11) du substrat (1) ; et - une liaison électrique d'un deuxième type (4) s'étendant le long de la surface interne de la cavité (2), et reliant la liaison électrique du premier type (3) à la deuxième région (13) au niveau d'une zone d'accueil (130) d'au moins un circuit intégré (5) située sur la première face (10) du substrat (1).

公开(公告)号：FR2968129A1

公开(公告)日：2012-06-01

申请号：FR1059917

申请日：2010-11-30

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： JOBLOT SYLVAIN ,  FARCY ALEXIS ,  CARPENTIER JEAN-FRANCOIS ,  BAR PIERRE

IPC: H01L23/50 ,  H01G4/236 ,  H01G4/33 ,  H01L21/48

Abstract: Dispositif semi-conducteur et procédé pour sa fabrication, dans lesquels une plaquette diélectrique (17) est munie, au-dessus d'une face avant (10a), d'un moyen de connexion électrique avant (13) comprenant une portion de connexion électrique (14) parallèle à cette face avant, un trou borgne (21) traversant la plaquette et découvrant au moins partiellement une face arrière de la portion de connexion électrique (14) étant aménagé. Un condensateur traversant (30) est formé dans le trou borgne (21) et comprend une couche conductrice (24) couvrant la paroi latérale et la portion de connexion électrique (14) et formant une électrode externe (32), une couche intermédiaire diélectrique (27) couvrant la couche conductrice ci-dessus (24) et formant une membrane diélectrique (33), et un matériau conducteur de remplissage (28a, 29a), remplissant au moins partiellement la couche intermédiaire diélectrique (27) et formant une électrode interne (34). Un moyen de connexion électrique arrière (35) est relié à l'électrode interne (34).

公开(公告)号：FR2951023B1

公开(公告)日：2012-03-09

申请号：FR0956849

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L41/22 ,  H01L21/66 ,  H03H9/15

公开(公告)号：FR2951026A1

公开(公告)日：2011-04-08

申请号：FR0956868

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： PETIT DAVID ,  JOBLOT SYLVAIN ,  BAR PIERRE ,  CARPENTIER JEAN-FRANCOIS ,  DAUTRICHE PIERRE

IPC: H01L41/22 ,  H03H9/15

Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs (11), chaque résonateur comportant, au dessus d'un substrat semiconducteur (3), un empilement de couches comprenant, dans l'ordre à partir de la surface du substrat : un miroir de Bragg (7) ; une couche de compensation (13) en un matériau ayant un coefficient de température de la vitesse acoustique de signe opposé à celui de l'ensemble des autres couches de l'empilement ; et un résonateur piézoélectrique (5), ce procédé comportant les étapes successives suivantes : a) déposer la couche de compensation (13) ; et b) réduire les inégalités d'épaisseur de la couche de compensation liées au procédé de dépôt, de sorte que cette couche présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque résonateur BAW.

公开(公告)号：FR2951024A1

公开(公告)日：2011-04-08

申请号：FR0956858

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  PETIT DAVID ,  CARPENTIER JEAN-FRANCOIS

IPC: H01L41/22 ,  H03H9/15

Abstract: L'invention concerne un procédé de fabrication d'une tranche sur laquelle sont formés des résonateurs BAW (31), chaque résonateur comportant : au dessus d'un substrat (3), un résonateur piézoélectrique (5), et à côté du résonateur piézoélectrique, un plot de contact relié à une électrode du résonateur piézoélectrique ; et entre le résonateur piézoélectrique et le substrat, un miroir de Bragg (37), comportant au moins une couche conductrice (37b) s'étendant entre ledit au moins un plot et le substrat (3), et au moins une couche d'oxyde de silicium (37a) s'étendant entre le plot et le substrat, ce procédé comportant les étapes suivantes : déposer la couche d'oxyde de silicium (37a) ; et réduire les inégalités d'épaisseur de cette couche (37a) liées au procédé de dépôt, de sorte qu' elle présente une même épaisseur à mieux que 2 % près, et de préférence à mieux que 1 % près, au niveau de chaque plot.

公开(公告)号：FR3036531A1

公开(公告)日：2016-11-25

申请号：FR1554475

申请日：2015-05-19

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  COUDRAIN PERCEVAL

IPC: H01L23/46 ,  H01L21/98

Abstract: Structure intégrée tridimensionnelle (STR), comprenant un premier et un deuxième élément (1,2) ayant chacun une partie d'interconnexion comportant des niveaux de métallisation (121, 221) enrobés dans une région isolante (122,222), les deux éléments étant mutuellement solidarisés par l'intermédiaire de leur partie d'interconnexion respective (12, 22), le premier élément (1) comportant en outre au moins un via (13) traversant en partie le substrat de ce premier élément (1) et coopérant électriquement avec un moyen de connexion externe situé sur la face arrière de celui-ci, caractérisée en ce qu'elle comprend en outre un système de refroidissement thermique (RT) comportant au moins une cavité (4) possédant une première partie située dans la région isolante de la partie d'interconnexion (12) du premier élément et une deuxième partie située dans la région isolante (22) de la partie d'interconnexion du deuxième élément (2) et au moins un canal traversant (7) s's'étendant depuis la face arrière du premier élément pour déboucher dans ladite au moins une cavité (4).

公开(公告)号：FR3006807A1

公开(公告)日：2014-12-12

申请号：FR1355220

申请日：2013-06-06

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  GOUSSEAU SIMON ,  BEILLIARD YANN

IPC: H01L23/52 ,  H01L23/36

Abstract: Procédé de réalisation d'au moins une liaison traversante électriquement conductrice (LTE) au sein d'un support (SUP), comprenant : - une formation d'une cavité (CV) dans le support depuis une première face (BF) du support jusqu'à déboucher sur une portion électriquement conductrice (POR), - une formation d'une couche électriquement conductrice (CEE) au fond et sur les parois de la cavité et au moins partiellement sur la première face à l'extérieur de la cavité, Le procédé comprend en outre un remplissage au moins partiel de ladite cavité par au moins un matériau à changement de phase (MAT). L'invention vise également une structure intégrée tridimensionnelle.

公开(公告)号：FR2983638A1

公开(公告)日：2013-06-07

申请号：FR1161066

申请日：2011-12-02

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  HOTELLIER NICOLAS

IPC: H01L23/52 ,  H01L23/48

Abstract: L'invention concerne un procédé de formation d'un circuit intégré comprenant les étapes suivantes : a) former des ouvertures dans une face avant d'une première plaquette (W1) et les remplir d'un matériau conducteur (5) ; b) former des zones dopées de composants dans des zones actives (9) de la face avant, former des niveaux d'interconnexion (11) sur ladite face et aplanir ladite face ; c) recouvrir d'une couche d'isolant (17) une face avant d'une deuxième plaquette (W2), et aplanir ladite face revêtue d'isolant ; d) appliquer la face avant de la deuxième plaquette (W2) sur la face avant de la première plaquette (W1), de façon à obtenir un collage entre les deux plaquettes ; e) former des vias (33) à partir de la face arrière de la deuxième plaquette, jusqu'à atteindre les niveaux d'interconnexion (11) ; et f) amincir la première plaquette, jusqu'à atteindre les ouvertures remplies de matériau conducteur.

公开(公告)号：FR2951025A1

公开(公告)日：2011-04-08

申请号：FR0956860

申请日：2009-10-01

Applicant: ST MICROELECTRONICS SA

Inventor： BAR PIERRE ,  JOBLOT SYLVAIN ,  PETIT DAVID

IPC: H01L41/22 ,  H01L21/66 ,  H03H9/15

Abstract: L'invention concerne un procédé d'ajustement à la fabrication de la capacité d'un condensateur (45) reposant sur un substrat (3), ce procédé comprenant les étapes suivantes : a) former, parallèlement à la surface du substrat, une première électrode (45a) et la recouvrir d'une couche diélectrique ; b) former, sur une première portion (47b) de la couche diélectrique, une deuxième électrode (47c) ; c) mesurer la capacité entre la première électrode (45a) et la deuxième électrode (47c), et en déduire la capacité à ajouter pour obtenir la capacité visée ; d) amincir une seconde portion (49b) de la couche diélectrique, non recouverte par la deuxième électrode (47c), de façon que l'épaisseur de cette seconde portion soit adaptée à la réalisation de la capacité déduite ; et e) former une troisième électrode sur la portion amincie et la connecter à la deuxième électrode.