公开(公告)号：KR1020080064294A

公开(公告)日：2008-07-09

申请号：KR1020070001033

申请日：2007-01-04

Applicant: 콘티넨탈 오토모티브 시스템 주식회사

Inventor： 장형태

IPC: H03M1/12

CPC classification number: H03M1/0607 ,  H03M1/0845 ,  H03M1/089 ,  H03M2201/6107 ,  H03M2201/615 ,  H03M2201/6327 ,  H03M2201/639

Abstract: An AD converter and a method for correcting a conversion error are provided to output an accurate AD conversion result regardless of variation of a reference voltage by implementing an error correction processing based on a fixed input voltage. A method for correcting conversion error includes the steps of: receiving an input voltage from a predetermined circuit having an AD converter(S100); performing an AD conversion based on a predetermined reference voltage and data format(S104); determining whether the reference voltage is changed or not(S106); generating an error value by comparing the input voltage with the operating measurement value of the AD conversion based on the determined result(S112); and correcting a converting error by multiplying the operating measurement value of the AD conversion by a correction value corresponding to the error value(S114).

Abstract translation: 提供AD转换器和用于校正转换误差的方法，通过实施基于固定输入电压的纠错处理，而不管参考电压的变化，输出精确的AD转换结果。 用于校正转换误差的方法包括以下步骤：从具有AD转换器的预定电路接收输入电压（S100）; 基于预定参考电压和数据格式执行AD转换（S104）; 确定参考电压是否改变（S106）; 通过基于所确定的结果将输入电压与AD转换的操作测量值进行比较来产生误差值（S112）; 以及通过将AD转换的操作测量值乘以与误差值相对应的校正值来校正转换误差（S114）。

公开(公告)号：KR1020060099307A

公开(公告)日：2006-09-19

申请号：KR1020050020679

申请日：2005-03-11

Applicant: 엘지전자 주식회사

Inventor： 이우열

IPC: H03M1/68

CPC classification number: H03M1/662 ,  H03M1/002 ,  H03M1/361 ,  H03M2201/2216 ,  H03M2201/615 ,  H03M2201/62 ,  H03M2201/625 ,  H03M2201/814 ,  H03M2201/8152

Abstract: 주파수 특성을 보상하기 위한 보상용 콘덴서의 용량을 줄여 보상용 콘덴서의 면적을 줄이고, 12비트 이상의 고해상도를 가지는 신호를 왜곡됨이 없이 처리하는 MDAC(Multiplying Digital to analog converter)를 제공한다.
SHA(Sampling and Holding Amplifier) 또는 MDAC로부터 입력되는 신호에서 플래쉬 ADC(Analog to digital converter)가 디지털 신호로 변환한 레벨을 감산하는 감산기와, 제 1 바이어스 전압에 따라 정전류가 흐르는 제 1 및 제 2 정전류원과, 상기 제 1 정전류원으로 정전류가 흐르면서 상기 감산기의 출력신호를 캐스코드 증폭하는 제 1 증폭기와, 상기 제 1 증폭기의 증폭이득을 부스팅하여 증가시키는 제 1 및 제 2 부스팅용 증폭기와, 상기 제 2 정전류원으로 정전류가 흐르면서 상기 제 1 증폭기의 증폭신호를 차동 증폭하여 출력단자로 출력하는 제 2 증폭기와, 상기 제 1 및 제 2 증폭기의 사이에 구비되는 제 1 및 제 2 보상용 콘덴서로 이루어지는 것으로 제 1 및 제 2 보상용 콘덴서가 차지하는 면적 및 소모전력을 줄이고, 고해상도의 신호를 왜곡이 발생됨이 없이 처리한다.
MDAC, ADC, 파이프라인 ADC, 보상용 콘덴서, DCL, 감산기, 부스팅용 증폭기

公开(公告)号：KR1020050092577A

公开(公告)日：2005-09-22

申请号：KR1020040017673

申请日：2004-03-16

Applicant: 삼성전자주식회사

Inventor： 윤광호

IPC: H03M1/10

CPC classification number: H03M1/0634 ,  H03M1/1023 ,  H03M2201/20 ,  H03M2201/615 ,  H03M2201/6327 ,  H03M2201/6372

Abstract: 옵셋을 평균화하여 비선형성 에러를 개선한 아날로그 디지털 변환기 및 그 방법이 개시된다. 상기 아날로그 디지털 변환기에서는, 비교부가 비교기들의 출력을 합산 증폭하는 회로 한 단을 이용하여 입력 옵셋 전압을 평균화하거나, 평균화 범위를 넓히기 위하여 비교기들의 출력을 여러 단에 걸쳐 합산 증폭하는 회로를 이용하여 입력 옵셋 전압을 평균화한다. 상기 아날로그 디지털 변환기는 전달 특성에서 나타나는 비선형성 에러를 개선한다.

公开(公告)号：KR1020150123353A

公开(公告)日：2015-11-04

申请号：KR1020140049077

申请日：2014-04-24

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김우철 ,  최영재 ,  박상훈 ,  김기진 ,  안광호

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M3/02 ,  H03M2201/615 ,  H03M2201/639

Abstract: 본실시예는, 디지털아날로그변환기에포함된각 셀에서발생하는차동출력의합이제로가되도록하는제로출력단계에서각 셀에서입력되는제로디지털데이터를무작위로결정하여클럭신호에따라디지털아날로그변환기의출력으로출력시키고, 출력제어스위치를이용하여디지털아날로그변환기에서발생하는차동출력을클럭신호에따라제로로출력시킴으로써디지털입력신호를아날로그신호로변환하는과정에있어서발생하는왜곡및 노이즈를효과적으로감쇄시킬수 있는영 복귀방식을이용한디지털아날로그변환기및 그방법을제공한다.

Abstract translation: 本发明提供一种通过使用归零技术将数字转换为模拟的装置和方法。 根据本发明的一个实施例，在零输出步骤中随机确定在每个单元中输入的零数字数据，其中在数字到模拟转换装置中包括的每个单元中产生的差分输出之和变为零并由 根据时钟信号将模拟转换为数字的装置的输出。 此外，输出控制开关用于根据时钟信号输出在数字到模拟转换装置中产生的差分输出为零，从而有效地衰减在将数字输入信号转换为模拟信号的处理期间产生的失真和噪声 。

公开(公告)号：KR1020150041819A

公开(公告)日：2015-04-20

申请号：KR1020130120241

申请日：2013-10-10

Applicant: 울산과학기술원 산학협력단

Inventor： 김재준 ,  박경환

IPC: H03M1/34

CPC classification number: H03M1/0607 ,  H03M1/34 ,  H03M1/64 ,  H03M2201/2372 ,  H03M2201/615

Abstract: 본발명의아날로그지연고정루프를이용한 ADC 비교기는, 입력신호의레벨과 n비트의아날로그출력신호의레벨을비교하여하이또는로우레벨의비교신호를출력하는비교기와, 출력되는상기비교신호를입력으로하여그 위상차를검출하는위상검출기와, 상기위상검출기로부터제공되는위상차검출신호에대한전류소오스의제어를통해출력전압을업 또는다운시킴으로써, 상기비교기에서의오프셋을보정하기위한제어신호를발생하여상기비교기로공급하는전하펌프를포함할수 있다.

Abstract translation: 使用本发明的模拟延迟锁定环的ADC比较器包括：比较器，用于通过将输入信号的电平与n位的模拟信号的输出电平的电平进行比较来输出高电平或低电平的比较信号; 相位检测器，用于通过输入输出比较信号来检测相位差; 通过对从相位检测器提供的相位差检测信号的电流源的控制，上下输出电压; 以及电荷泵，用于通过产生用于向比较器提供控制信号以校正比较器的偏移。

公开(公告)号：KR1020150041703A

公开(公告)日：2015-04-17

申请号：KR1020130119895

申请日：2013-10-08

Applicant: 현대모비스 주식회사

Inventor： 권순근

IPC: H03M1/06 ,  H03M1/12

CPC classification number: H03M1/0621 ,  H03M1/1023 ,  H03M1/12 ,  H03M2201/192 ,  H03M2201/615 ,  H03M2201/63

Abstract: 본발명은차량용배터리센서의전압채널자기보정장치및 방법에관한것으로서, 본발명에따른차량용배터리센서의전압채널자기보정장치는보정과정에서보정누락또는보정오류가발생하는것을방지하는것을특징으로한다. 본발명에따르면, 차량용배터리센서의전압채널에대해자기보정을행함으로써차량용배터리센서의정확도를유지할수 있고, 특히차량용배터리센서가스스로자기보정을행할수 있도록하여공정에서이루어지는전압보정공정을생략할수 있어서공정을단순화할수 있는이점이있다.

Abstract translation: 根据本发明，进行电池传感器的电压通道的校准，以保持车辆用电池的传感器的精度。 特别地，车辆用电池传感器可以自行校准，从而可以跳过在该过程中执行的电压补偿过程。 最后，可以简化该过程的优点。

公开(公告)号：KR1020110138515A

公开(公告)日：2011-12-28

申请号：KR1020100058441

申请日：2010-06-21

Applicant: 한양대학교 산학협력단

Inventor： 유창식 ,  김영훈

IPC: H03M1/12

CPC classification number: H03M1/50 ,  H03M1/0617 ,  H03M2201/615 ,  H03M2201/625 ,  H03M2201/6372

Abstract: PURPOSE: An apparatus and a method for converting analog to digital are provided to implement high resolution with low power under low supply voltage. CONSTITUTION: In an apparatus and a method for converting analog to digital, a delay line(210) comprises first and second delay units(211,212) which delay a clock signal. The first delay unit and the second delay unit are serially connected. A phase detector(220) detects the phase difference between the delay clock signal and the clock signal. The first delay time controller(230) generates a first control signal which controls the first delay time by the first delay unit. A second delay time controller(240) generates a second controlling signal. The second controlling signal controls the second delay time by the second delay unit.

Abstract translation: 目的：提供一种用于转换模拟数字的设备和方法，以在低电源电压下实现低功耗的高分辨率。 构成：在用于将模拟转换为数字的装置和方法中，延迟线（210）包括延迟时钟信号的第一和第二延迟单元（211,212）。 第一延迟单元和第二延迟单元串联连接。 相位检测器（220）检测延迟时钟信号和时钟信号之间的相位差。 第一延迟时间控制器（230）产生由第一延迟单元控制第一延迟时间的第一控制信号。 第二延迟时间控制器（240）产生第二控制信号。 第二控制信号通过第二延迟单元控制第二延迟时间。

公开(公告)号：KR101012741B1

公开(公告)日：2011-02-09

申请号：KR1020090121902

申请日：2009-12-09

Applicant: 경상대학교산학협력단

Inventor： 정세교

IPC: H03M1/64

CPC classification number: H03M1/1023 ,  H03M1/645 ,  H03M2201/2372 ,  H03M2201/615 ,  H03M2201/63

Abstract: PURPOSE: A resolver digital converter and a method compensating phase thereof are provided to compensate a position measurement error due to phase delay by compensating the phase the output signal from a resolver. CONSTITUTION: A resolver(110) detects an output signal which is changed according to the angular displacement of a rotor. A sinusoidal wave generator(120) generates sinusoidal wave to apply created sinusoidal wave to the resolver. A current amplifier(130) amplifies the current of the created sinusoidal wave and applies it to the resolver. A phase compensator(140) generates a phase compensation signal to make the phase of the created sinusoidal wave same as the phase of the signal outputted from the resolver. A resolver digital conversion circuit(150) converts the phase information of the resolver into a digital signal by using the creased phase compensation signal and the outputted signal from the resolver.

Abstract translation: 目的：提供一个分解数字转换器及其补偿相位的方法，通过补偿来自旋转变压器的输出信号的相位来补偿相位延迟引起的位置测量误差。 构成：解算器（110）检测根据转子的角位移而改变的输出信号。 正弦波发生器（120）产生正弦波以将产生的正弦波施加到旋转变压器。 电流放大器（130）放大产生的正弦波的电流并将其施加到旋转变压器。 相位补偿器（140）产生相位补偿信号，以使所生成的正弦波的相位与从旋转变压器输出的信号的相位相同。 解算器数字转换电路（150）通过使用折线相位补偿信号和来自旋转变压器的输出信号将解算器的相位信息转换为数字信号。

公开(公告)号：KR1020060062460A

公开(公告)日：2006-06-12

申请号：KR1020040101312

申请日：2004-12-03

Applicant: 삼성전기주식회사

Inventor： 서승원 ,  백원진 ,  김문선 ,  오승민 ,  나유삼

IPC: H03M3/02

CPC classification number: H03M3/356 ,  H03M3/368 ,  H03M2201/615 ,  H03M2201/64

Abstract: 본 발명은 시그마-델타 변조기의 입력데이터에 랜덤 비트를 더하여 입력함으로써 시그마-델타 변조기의 출력에 나타나는 주기적 성분을 제거하고, 노이즈 레벨을 감소시킬 수 있는 시그마-델타 변조기에 관한 것이다. 본 발명은, 소정의 입력값을 입력받아 (+) 범위에서 (-) 범위 사이의 값을 갖는 비트 스트림을 출력하는 시그마-델타 변조기에 있어서, 소정의 시퀀스로 무작위의 비트를 생성하는 의사 랜덤 비트 시퀀스(PRBS) 생성부; 상기 랜덤 비트 생성 수단에 의해 생성된 무작위의 비트를 상기 시그마-델타 변조기의 입력값과 합산하는 합산기; 및 상기 합산기에 의해 무작위의 비트가 합산된 입력값을 시그마-델타 변조하는 변조회로를 포함하는 시그마-델타 변조기를 제공한다.
시그마-델타 변조기, 프랙셔널(fractional) N 위상 고정 루프(PLL), 의사 랜덤 비스 시퀀스(PRBS)

公开(公告)号：KR1020060028971A

公开(公告)日：2006-04-04

申请号：KR1020040077910

申请日：2004-09-30

Applicant: 매그나칩 반도체 유한회사

Inventor： 김미경

IPC: H03M1/06

CPC classification number: H03M3/04 ,  H03M1/0607 ,  H03M1/362 ,  H03M2201/196 ,  H03M2201/2208 ,  H03M2201/615 ,  H03M2201/63

Abstract: 본 발명은 차동 비선형 오류 보정용 아날로그 디지털 컨버터에 관한 것으로서, 보다 상세하게는 기준전압 발생부에 저항보정회로를 구비하여 저항 미스매치에 의한 차동 비선형(differential non-linearity; DNL) 오류를 보정하여 아날로그 디지털 컨버터의 오류를 방지하는 기술이다.
이를 위해, 본 발명은 아날로그 입력신호와 기준전압신호를 비교하는 비교부와, 상기 비교부의 출력을 순차적으로 저장하는 레지스터와, 상기 레지스터에 저장된 디지털 코드값이 정상인지 여부를 판단하고 그 결과에 따라 저항값을 보정하여 상기 기준전압신호를 출력하는 기준전압 발생부를 포함하여 구성함을 특징으로 한다.