公开(公告)号：KR1020120114103A

公开(公告)日：2012-10-16

申请号：KR1020110031886

申请日：2011-04-06

Applicant: 한국과학기술원

Inventor： 류승탁 ,  김시내

IPC: H03M1/66

CPC classification number: H03M1/0607 ,  H03M1/66 ,  H03M2201/62 ,  H03M2201/6372 ,  H03M2201/718 ,  H03M2201/932

Abstract: PURPOSE: A digital to analog converter and an automatic correction method are provided to stably maintain dynamical linearity even in a high frequency band by minimizing a parasitic capacitance of a unit current source output terminal. CONSTITUTION: A laminated unit cell(310) comprises a current source transistor(311), a cascode transistor(312), a differential switch(313), and a switch driver(314) which are successively laminated. A plurality of laminated unit cells can be arranged in parallel. The plurality of laminated unit cells can be grouped in a bit unit having a binary weighted value. Each layer is laminated in a laminating structure. A parasitic capacitance can be reduced by a signal connection line.

Abstract translation: 目的：提供数模转换器和自动校正方法，通过最小化单位电流源输出端子的寄生电容，即使在高频带也可稳定地保持动态线性。 构成：叠层单元（310）包括依次层叠的电流源晶体管（311），共源共栅晶体管（312），差分开关（313）和开关驱动器（314）。 多个层叠单元电池可以并列布置。 可以将多个层叠单位电池分组成具有二进制加权值的位单元。 每层层叠在层压结构中。 通过信号连接线可以减小寄生电容。

公开(公告)号：KR20120003327A

公开(公告)日：2012-01-10

申请号：KR20100064113

申请日：2010-07-02

Applicant: AGENCY DEFENSE DEV

Inventor： LEE DAE IL ,  KIM KI KEUN ,  HEO JONG WAN ,  KO HYUN SUK

IPC: H03M1/12

CPC classification number: H03M1/18 ,  H03M1/0626 ,  H03M2201/196 ,  H03M2201/6107 ,  H03M2201/6372

Abstract: PURPOSE: A radio transmission device and method using a digital-analog converter are provided to minimize the use of an analog device while maximizing the signal to noise ratio or the spurious-free dynamic range of an output signal. CONSTITUTION: A digital signal generator(110) creates a base band digital signal having bandwidth less than half of digital-analog conversion sampling frequency about data which is transmitted. A digital-to-analog conversion part(130) changes the base band digital signal into an analog signal. A frequency band determining part(150) determines the frequency band of an image signal which is fitted to predetermined signal-noise ratio in a output spectrum of the analog signal. A band pass filter(170) changeably passes through the analog signal which belongs to the frequency band. An analog transmission part(190) transmits the analog signal which is passed through a transmission antenna.

Abstract translation: 目的：提供使用数模转换器的无线电传输装置和方法，以最小化模拟装置的使用，同时最大化输出信号的信噪比或无杂散动态范围。 构成：数字信号发生器（110）产生带宽小于数字模拟转换采样频率的一半的基带数字信号，该数字模拟转换采样频率关于所发送的数据。 数模转换部分（130）将基带数字信号改变为模拟信号。 频带确定部分（150）确定在模拟信号的输出频谱中拟合到预定信噪比的图像信号的频带。 带通滤波器（170）可以改变地通过属于频带的模拟信号。 模拟发送部（190）发送通过发送天线的模拟信号。

公开(公告)号：KR1020090053872A

公开(公告)日：2009-05-28

申请号：KR1020070120561

申请日：2007-11-24

Applicant: 인하대학교 산학협력단

Inventor： 윤광섭 ,  주찬양

IPC: H03M1/66

CPC classification number: H03M1/66 ,  H03M2201/61 ,  H03M2201/6372 ,  H03M2201/644 ,  H03M2201/932

Abstract: 본 발명은 디지털-아날로그 변환기에 관한 것으로서, 이진 디코더 구조를 갖는 디지털-아날로그 변환기에 관한 것이다.
본 발명은 N비트(bit)의 디지털 데이터를 입력받아 N개의 입력신호를 출력하는 입력 버퍼부(100)와, N개의 입력 신호를 입력받아 2
N -1개의 출력 신호를 출력하는 이진 디코더부와, 2
N -1개의 출력 신호를 입력받아 2(2
N -1)개의 차동 출력 신호를 출력하는 스위치 구동부와, 바이어스(bias)로부터 기준 전류와 바이어스 전압을 인가받고 스위치 구동부의 출력 신호를 입력받아 비반전 출력전류와 반전 출력전류를 출력하는 전류원 셀부, 및 비반전 출력전류와 반전 출력전류를 인가받아 출력전압으로 변환시키는 부하 저항부를 포함한다.
상기와 같은 본 발명은 전류원 부정합에 의한 글리치를 줄이고, 출력 신호의 선형성을 향상시켜 디지털-아날로그 변환기의 정적 성능과 동적 성능을 향상시키는 효과가 있다.
디지털-아날로그 변환기, DAC, 이진 디코더

公开(公告)号：KR1020170139000A

公开(公告)日：2017-12-18

申请号：KR1020177026328

申请日：2016-02-22

Applicant: 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 ,  트릭셀

Inventor： 베르당아르노 ,  아르끄마르끄 ,  귀께로윌리앙

IPC: H03M3/00

CPC classification number: H03M3/496 ,  H03M3/358 ,  H03M3/39 ,  H03M3/462 ,  H03M2201/6372

Abstract: 본발명은디지털화될아날로그입력신호 (Vin) 를나타내는일련의바이너리샘플들 (BS(k)) 을생성하기위해적합한시그마-델타변조기를포함하는시그마-델타컨버터에관한것이고, 여기서변조기내의적어도하나의아날로그신호는제 1 미리결정된규칙 (f) 에따라가변하는팩터에의해가중된다.

Abstract translation: 本发明涉及一种包括用于产生代表待被数字化的模拟输入信号Vin的一系列二进制样本（BS（k））的适当的Σ-Δ调制器的Σ-Δ转换器，其中至少一个 模拟信号由根据第一预定规则（f）变化的因子加权。

公开(公告)号：KR1020070044900A

公开(公告)日：2007-05-02

申请号：KR1020050101187

申请日：2005-10-26

Applicant: 삼성전자주식회사

Inventor： 김년태 ,  김경욱 ,  정대승 ,  류종재

IPC: H03M1/12

CPC classification number: H03M1/0634 ,  H03M1/362 ,  H03M2201/2208 ,  H03M2201/6372

Abstract: 전압발생회로와 전압발생방법, 및 아날로그 디지털 변환기가 개시된다. 상기 전압발생 회로는 전압분배회로, 제어전류 발생회로, 및 다수의 스위치들을 구비한다. 상기 전압분배회로는 제1기준전압을 수신하기 위한 제1단자, 제2기준전압을 수신하기 위한 제2단자, 및 다수의 노드들을 구비하며, 분배된 전압들을 발생하기 위하여 상기 제1기준전압과 상기 제2기준전압의 차이를 분배하고, 상기 분배된 전압들 각각을 상기 다수의 노드들 중에서 대응되는 노드를 통하여 출력한다. 상기 제어전류 발생회로는 상기 제1기준전압과 상기 제2기준전압의 산술평균 전압에 기초하여 제어전류를 발생한다. 상기 다수의 스위치들 각각은 상기 전류 발생회로의 출력단자와 상기 다수의 노드들 중에서 대응되는 노드사이에 접속되고, 상기 다수의 스위치들 중에서 적어도 하나의 스위치는 대응되는 제어신호에 응답하여 스위칭된다.
ADC, DAC

公开(公告)号：KR200359926Y1

公开(公告)日：2004-08-27

申请号：KR2020040004547

申请日：2004-02-18

Applicant: 주식회사 지오네트

Inventor： 이병관

IPC: H03M1/10

CPC classification number: H03M1/0621 ,  H03M1/1023 ,  H03M1/66 ,  H03M2201/6164 ,  H03M2201/6372 ,  H03M2201/639

Abstract: 본 고안은 디지털회로에서 아나로그 출력을 내기위해 사용하는 디지털-아나로그 변환기의 출력오차를 보상하기위한 회로에 관한 것이다.
이를 위하여 디지털-아나로그 변환기의 비선형 출력특성을 부분적으로 선형화하는 방법을 제시하였다.
새로 고안된 방식은 디지털-아나로그 변환기의 비선형 출력 구간을 여러 개의 작은 구간으로 나누어 선형화를 하고, 이로부터 얻어진 방정식을 디지털-아나로그 변환기의 출력에 반영 시켜 출력 정밀도를 향상 시킨다.
본 고안은 목표로 하는 디지털-아나로그 변환기 출력정밀도에 대하여, 회로구현 방법, 선형화 방법 및 절차, 선형화 구간을 나누는 방법, 출력정밀도의 평가 방법을 수학적 접근을 통하여 정량화 하고 이를 바탕으로 오차보상회로를 구현한 것에 그 특징이 있다.

公开(公告)号：KR1020030024433A

公开(公告)日：2003-03-26

申请号：KR1020010057582

申请日：2001-09-18

Applicant: 엘지이노텍 주식회사

Inventor： 김성준 ,  김건영

IPC: H03M1/86

CPC classification number: H03M1/822 ,  H03M2201/6372

Abstract: PURPOSE: A digital analog converter is provided, which improves nonlinearity and offset voltage and sensitivity. CONSTITUTION: The first and the second switching part(11,12) receive PWM(Pulse Width Modulation) signals symmetrical each other through the first input port(Vi1) and the second input port(Vi2) from a microprocessor to output a desired analog value, and then convert them into switching signals. The first and the second low pass filter(13,14) receive outputs of the first and the second switching part through inverted input ports and then filter them respectively. A differential amplifier part(15) receives outputs of the first and the second low pass filter into a differential input structure, and then outputs an analog signal of +/- symmetrical range without offset.

Abstract translation: 目的：提供数字模拟转换器，可提高非线性和失调电压和灵敏度。 构成：第一和第二开关部分（11,12）接收来自微处理器的第一输入端口（Vi1）和第二输入端口（Vi2）彼此对称的PWM（脉宽调制）信号，以输出所需的模拟值 ，然后将其转换为开关信号。 第一和第二低通滤波器（13,14）通过反相输入端口接收第一和第二开关部分的输出，然后分别对它们进行滤波。 差分放大器部分（15）将第一和第二低通滤波器的输出接收到差分输入结构中，然后输出+/-对称范围的模拟信号而不偏移。

公开(公告)号：KR1020000019781A

公开(公告)日：2000-04-15

申请号：KR1019980038051

申请日：1998-09-15

Applicant: 삼성전자주식회사

Inventor： 이종화

IPC: H03M1/66

CPC classification number: H03M1/14 ,  H03M1/06 ,  H03M2201/6372 ,  H03M2201/931

Abstract: PURPOSE: A multiplying digital to-analog converter is provided to reduce a nonlinear characteristic generated owing to a mismatch of a capacitor array. CONSTITUTION: A multiplying digital-to-analog converter comprises a first reference terminal(pVref) supplied with a first reference voltage and a second reference terminal(nVref) supplied with a second reference voltage. A first capacitor array has first 2¬N unit capacitors(PC1-PC15) each corresponding to all bits of a first digital data inputted from a previous analog-to-digital converter and two fixed capacitors(PCfb1,PCfb2). A first select part has 2¬N switches(PS1-PS15) which connect one ends of the first unit capacitors and the first and second reference terminals in response to the first digital data. A second capacitor array has first 2¬N unit capacitors(nC1-nC15) each corresponding to all bits of a second digital data inputted from a previous analog-to-digital converter and two fixed capacitors(nCfb1,nCfb2). A second select part has 2¬N switches(NS1-NS15) which connect one ends of the second unit capacitors and the first and second reference terminals in response to the second digital data. An operational amplifier(OP) has a first input terminal coupled to the other ends of the first unit capacitors and a second input terminal coupled to the other ends of the second unit capacitors, and amplifies a difference between a digitized value of an external analog input signal and the analog signal.

Abstract translation: 目的：提供一个乘法数模转换器，以减少由于电容阵列不匹配而产生的非线性特性。 构成：乘法数模转换器包括提供有第一参考电压的第一参考端（pVref）和提供有第二参考电压的第二参考端（nVref）。 第一电容器阵列具有分别对应于从先前的模数转换器和两个固定电容器（PCfb1，PCfb2）输入的第一数字数据的所有位的第一2N单位电容器（PC1-PC15）。 第一选择部分具有响应于第一数字数据连接第一单元电容器的一端和第一和第二参考端子的2N开关（PS1-PS15）。 第二电容器阵列具有分别对应于从先前的模数转换器输入的第二数字数据和两个固定电容器（nCfb1，nCfb2）的所有位的第一2N单位电容器（nC1-nC15）。 第二选择部分具有响应于第二数字数据连接第二单位电容器和第一和第二参考端子的一端的2N开关（NS1-NS15）。 运算放大器（OP）具有耦合到第一单位电容器的另一端的第一输入端和耦合到第二单元电容器的另一端的第二输入端，并且放大外部模拟输入的数字化值 信号和模拟信号。

公开(公告)号：KR101902972B1

公开(公告)日：2018-10-02

申请号：KR1020170160659

申请日：2017-11-28

Applicant: 울산과학기술원

Inventor： 김재준 ,  오병주

IPC: H03M3/00 ,  H03M1/38 ,  H03M1/14

CPC classification number: H03M3/494 ,  H03M1/14 ,  H03M1/38 ,  H03M2201/16 ,  H03M2201/627 ,  H03M2201/6372

Abstract: 본발명에따른델타시그마변조방식을이용한아날로그디지털변환기는, SAR(success approximation register) 로직을이용하여입력신호(V)로부터 N비트의 MSB(most significant bit)를생성하는코스(Coarse) 아날로그디지털변환부(ADC)와, 델타시그마루프를이용하여상기입력신호를다단적분한후 기준전압과의비교를통해 M비트의출력1을생성하는증가형(incremental) 델타시그마변조부와, 상기증가형델타시그마변조부의 2차적분출력을제공받아 3차적분한후 기준전압과의비교를통해 L비트의출력2를생성하는확장형카운팅부와, 상기 MSB, 상기출력1 및상기출력2를제공받아최종의디지털출력을생성하는데시메이션필터및 레지스터를포함할수 있다.

公开(公告)号：KR1020110138515A

公开(公告)日：2011-12-28

申请号：KR1020100058441

申请日：2010-06-21

Applicant: 한양대학교 산학협력단

Inventor： 유창식 ,  김영훈

IPC: H03M1/12

CPC classification number: H03M1/50 ,  H03M1/0617 ,  H03M2201/615 ,  H03M2201/625 ,  H03M2201/6372

Abstract: PURPOSE: An apparatus and a method for converting analog to digital are provided to implement high resolution with low power under low supply voltage. CONSTITUTION: In an apparatus and a method for converting analog to digital, a delay line(210) comprises first and second delay units(211,212) which delay a clock signal. The first delay unit and the second delay unit are serially connected. A phase detector(220) detects the phase difference between the delay clock signal and the clock signal. The first delay time controller(230) generates a first control signal which controls the first delay time by the first delay unit. A second delay time controller(240) generates a second controlling signal. The second controlling signal controls the second delay time by the second delay unit.

Abstract translation: 目的：提供一种用于转换模拟数字的设备和方法，以在低电源电压下实现低功耗的高分辨率。 构成：在用于将模拟转换为数字的装置和方法中，延迟线（210）包括延迟时钟信号的第一和第二延迟单元（211,212）。 第一延迟单元和第二延迟单元串联连接。 相位检测器（220）检测延迟时钟信号和时钟信号之间的相位差。 第一延迟时间控制器（230）产生由第一延迟单元控制第一延迟时间的第一控制信号。 第二延迟时间控制器（240）产生第二控制信号。 第二控制信号通过第二延迟单元控制第二延迟时间。